Forum: Platinen Sackloch bzw. Ausfräsung in PCB (ALTIUM)


von Knobi (Gast)


Lesenswert?

Hallo Leute!

Ich bin auf der Suche wie ich im ALTIUM nicht durchgehende Löcher 
(Sackloch) bzw. Fräsungen erstellen kann.
Es geht darum Kollisionen mit Gehäuseteilen (z.B. Stege, Rippen von 
unten) zu umgehen und auf der Oberseite Trotzdem Bauteile zu bestücken.

Wenn es mehrlagige Leiterplatten wären, würde ich es mit 
Durchkontaktierungen versuchen die nicht von Bottom nach Top reichen.
Es ist aber nur eine 2-Lagige Leiterplatte, und die Sacklöcher/Fräsung 
sollte nicht elektrisch leitend sein.

Ist sowas grundsätzlich möglich?

Vielen Dank

von mh (Gast)


Lesenswert?

Das hat nichts mit Altium zu tun, sondern mit Deinem 
Leiterplattenhersteller. Am besten fragst Du den erst einmal.
Wenn er Dir sein OK gibt, definierst Du einfach mit ihm zusammen einen 
Layer, in dem die Fräsungen eingezeichnet sind und dann fertigt er das 
so, wie Du es willst...

von Georg (Gast)


Lesenswert?

Knobi schrieb:
> Ist sowas grundsätzlich möglich?

Natürlich, es gab schon vor langer Zeit Leiterplatten mit tiefergelegten 
Wannen, die mit Gold ausgelegt waren und in denen Chips untergebracht 
waren (HP soweit ich mich erinnere).

Aber einfach so in Altium definieren und machen lassen geht nicht, und 
selbst mit besseren CAD-Systemen, die so etwas unterstützen, klappt das 
niemals ohne genaue Absprache mit dem Hersteller.

Ich brauchte schon oft LP mit einer ganzen Anzahl Löchern für 
Senkkopfschrauben, aber das unterstütz kein CAD-System, da hilft nur 
eine Bearbeitungszeichnung im ganz konventionellen Mechanik-CAD-Stil mit 
DIN-Symbolen und Kommunikation mit dem der das herstellen soll. Für 
Sacklöcher ist eine Schnittzeichnung sehr zu empfehlen.

Georg

von Knobi (Gast)


Lesenswert?

Vielen Dank für die Antworten.

M-CAD für eine extra Zeichung legen wir auch schon bei, jedoch hat sich 
gezeigt (wenn man nicht extra auf die M-Zeichnung hinweist) ziehen die 
Leiterplattenhersteller meist nur die Gerberdaten zur Fertigung heran.

Die Idee mit den Layern die solche Sacklöcher/Fräsungen anzeigt hatte 
ich auch schon in betracht gezogen und somit wären die Daten nicht 
"redundant" verwaltet.
Natürlich wird dies mit dem Leiterplattenhersteller noch abgestimmt.

SG,
Knobi

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.