Eagle QFN Thermal Pad Problem

[Johnny E. (electricjohnny)]

Hallo Leute,

ich verwende Eagle in der Version 5.12 und will ein Boardlayout bei 
PCB-Pool fertigen lassen, deswegen verwende ich deren standard.dru.

Nun habe ich ein Problem mit einem ATMEGA128A im QFN Package.

Und zwar soll laut Datenblatt Seite 3 beim QNF-Package das Thermal Pad 
in der Mitte mit GND verbunden werden. (The bottom pad under the QFN/MLF 
package should be soldered to ground.)

Auf meiner Platine bildet die Oberseite die VCC-Fläche und die 
Unterseite die GND-Ebene.

Das Pad ist allerdings in sich abgeschlossen und um das Pad herum führt 
eine VCC Fläche.

Ich müsste also, um das Pad mit GND zu kontaktieren, eine Via auf die 
Unterseite führen. Wenn ich allerdings ein Via in das Pad setze, 
beschwert sich Eagle im DRU-Check (siehe Anhang).

Wie bekomme ich das Pad nun mit GND kontaktiert, ohne dass Eagle einen 
Fehler ausgibt?

danke und Grüße,
Johnny

[Arc N. (arc)]

Ich würde VCC nicht einmal komplett rumführen, sondern nur soweit, dass 
im Package das Thermal Pad ganz normal mit einem weiteren Polygon an 
einen GND-Pin angeschlossen werden kann. Dann sollte das 
funktionieren...

[HolgerS (Gast)]

EAGLE:

Overlap:
Berühren sich zwei Kupferelemente unterschiedlichen Signals, meldet der
DRC diesen Fehler.

Dein Pad, die Vias und die GND-Fläche müssen dem gleichen Namen haben!
Sehr wahrscheinlich heissen die Vias nicht GND.

Gruß Holger...

[Johnny E. (electricjohnny)]

danke für die Antworten.

Also die Vias wurden umbenannt und heißen definitiv genauso, wie der 
Bottom-Layer (GND).

Der Fehler, den Eagle meldet ist ja "overlap".

Ist es denn so, dass Vias sich in einem Pad befinden dürfen?

Ich habe das bisher immer vermieden und bsp. Ground-Flächen erst über 
eine Leitung/Polygon hinausgeführt und dann über Vias nach unten 
kontaktiert.

[HolgerS (Gast)]

Wie heisst denn das PAD?
Ich persöhnlich zeichne diese Pads nicht ins Package sonder nur
das Polygon für tstop und tcream,
den Rest mache ich im layout.

Gruß Holger...

[Max G. (l0wside)]

Johnny E. schrieb:
> Wie bekomme ich das Pad nun mit GND kontaktiert, ohne dass Eagle einen
> Fehler ausgibt?

Ich hatte bei mir das gleiche Problem und habe den Fehler einfach 
ignoriert ("gebilligt"). Seither meldet mir Eagle immer "vier gebilligte 
Fehler", womit ich leben kann. PCB-Pool hat die LP klaglos gefertigt.
Sonst fiele mir nur noch ein, die Vias direkt im Package anzulegen.

Wenn du die LP anschließend extern bestücken lässt, sprich aber 
rechtzeitig mit deinem Bestücker. Der Pastendruck ist bei vorhandenen 
Vias im Pad ein bisschen kniffelig (aber machbar). Bei Handbestückung 
mit Pastendruck daran denken, dass man nicht zu viel Paste auf das 
Exposed Pad drucken darf, sonst schwimmt der Baustein auf. Hilfreich: 
http://www.amkor.com/index.cfm?objectid=42EDA4C7-5056-AA0A-E2A372F025BF8729

Wieso hast du deine Versorgungslagen eigentlich außen? Der 
Plattenkondensator wird schlechter, und wenn du eine Leitung ändern 
musst (Aufkratzen, Fädeln, ...) kommst du nicht dran. Oder ist das eine 
Zweilagen-LP?

Max

[HolgerS (Gast)]

ok, gerade getestet:
keine vias in pads!
ggf. DRC-Error akzeptieren.

Gruß Holger...

[Johnny E. (electricjohnny)]

natürlich könnte ich die Vias auch in die Fläche daneben setzten, 
allerdings heißen die Pads ja "Thermal Pads", es geht also um die 
direkte Wärmeabfuhr vom µC.

Es führt also kein Weg daran vorbei, den DRC-Error zu akzeptieren.

Mich wundert nur, dass dieser spezielle Fall nicht bekannt ist und 
anders gehandhabt werden kann.

Das QFN-Package ist ja nicht unüblich.

@l0wside: die Leiterplatte hat zwei Lagen (Top, Bottom).
Leitungen ändern steht nicht zur Diskussion 8-)