Eingangsimpedanz AD-Wandler Tiny85

[Watchdog Reset (Gast)]

Guten Morgen,

ich stehe gerade vor einer frage, die das DB des Tiny85 leider nur 
äußerst unzureichend erklärt.

Mir geht es um die berechnung der grenzimpedanz am AD-Wandlereingang. Im 
datenblatt steht leider nur, dass die sample & hold schaltung 14pf 
seriell zu einem 1...100k widerstand hat. Der faktor 100 macht mir dabei 
aber kopfzerbrechen.

Ich brauche einen sehr hochohmigen spannungsteiler am eingang damit der 
querstrom möglichst klein bleibt. Ich muss da leider im 100µA-bereich 
geizen.

Weiß jemand, wie groß der ESR der sample & hold schaltung ist? Dann 
könnte man zumindest einmal eine zeitkonstante berechnen, von der an man 
dann weiter kommt.

Vielen dank und schönen tag :-)

[Anselm 6. (anselm68)]

Im Datenblatt stehen 100MOhm als Eingangsimpedanz..Seite 167
Da wirst du einen JFet Eingang haben, die Daten der Sample & Hold werden 
für dich nach aussen nicht wirkbar sein, da sind Pufferstufen 
zwischendrin.
Seite 123 Innenbeschaltung

Anselm

[Marcus H. (Firma: www.harerod.de) (lungfish)]

Hi,
dem R_AIN = 100MR (typical) (chapter 21.7) würde ich, ohne Messung und 
ohne Deine Timinganforderungen zu kennen, erstmal nicht trauen.

Wenn's mit Deinen Anforderungen und den Info im Datenblatt funktionieren 
soll, würde ich einen Puffer empfehlen.
Für den Puffer kommen Rail-to-Rail I/O Opamps in Frage, z.B. FAN4174 
oder MCP6021 (im SOT23-5 Gehäuse), dazu noch ein 100nF in die 
Versorgung.

Grüße,
 Marcus

[verfall (Gast)]

Marcus H. schrieb:
> dem R_AIN = 100MR (typical) (chapter 21.7) würde ich, ohne Messung und

MOhm würd ich akzeptieren. Besser ist MΩ. MR, weil man sich nicht zu 
helfen weiß, ist Mist und falsch.

[Watchdog Reset (Gast)]

Ich sehe gerade, dass die AECQ-typen ein anderes datenblatt haben :-(

Anselm 68 schrieb:
> Da wirst du einen JFet Eingang haben, die Daten der Sample & Hold werden
> für dich nach aussen nicht wirkbar sein, da sind Pufferstufen
> zwischendrin.

Genau die sind das Problem. Beim ADC wird der eingang durch den mux 
aufgeschlossen, dann wird durch setzen des ADEN der ADC scharf 
geschaltet. Jetzt liegt ein undefiniertes R mit einem 14pf c in serie. 
Je nachdem wie lange die sample-zeiten sind wird durch rücksetzen des 
ADEN diese ladekette unterbrochen und der dann anstehende wert 
gesampelt. Zumindest habe ich das bisher so verstanden.

Die eingangsimpedanz wird daher im db mit "depending on your sample rate 
you should not exceed 10kOhm" angegeben. Ich takte aber nur mit 128kHz 
und da spielt das meines erachtens keine rolle. Allerdings sollte man 
dafür zumindest abschätzen, wie viel strom der ladeelko bekommt.

Ich habe ungefähr 50µA für den eingang. Es ergibt sich dann ein 
minimaler ESR von 100k. Dann bräuchte die schaltung ca. 10µs um auf die 
maximal möglichen 5V hochzulaufen (ich habe keine externe referenz). Ich 
denke, das erreiche ich locker, oder?

[Watchdog Reset (Gast)]

Jetzt sehe ich gerade: Kann es sein, dass sich diese zahlen nicht auf 
den free-running-mode beziehen?