Hallo Zusammen Ich möchte gerne einen Print produzieren lassen. Ein bild ist im Anhang "Board.png". Auf dem Board ist ein ATMEGA 328 mit einem 16MHz Quarz. Ich habe bereits das hier gefunden und umgesetzt : http://www.atmel.com/Images/doc8128.pdf Ein Detailbild des Quarz ist auch angehängt Nun wollte ich nochmals zur sicherheit nachfragen, ob ich das Layout mit dem Quarz wirklich richtig gemacht habe, oder ob es noch besser geht? Wer kann mir hier einen Tipp geben?
Johnny SGT schrieb: > Nun wollte ich nochmals zur sicherheit nachfragen, ob ich das Layout mit > dem Quarz wirklich richtig gemacht habe, oder ob es noch besser geht? Das ist so absolut falsch. Dein Quarz hat keine Anbindung an GND. Durch den Pin des Controllers geht das nicht. Jeder GND Pin des Controllers muss mit der Massefläche verbunden sein. Und die beiden Kondensatoren gehen auch jeweils auf die Massefläche.
Hallo, die lokale Massefläche geht doch auf den Pin GND, welcher ja auf der Bottom-Layer mit der "ganzen" Massefläche verbunden ist? Oder ist das falsch?
Kannst Du noch ein Bild ohne Top Layer machen? Also nur Bottom? Sieht soweit gut aus. Ich würde der Abgrenzung etwas mehr breite gönnen wo möglich.
GND von C4 hat einen weiten Weg, ich würde die rechte Leitung unter C4 durchführen...
@Johnny SGT Der Anhang zeigt einen Ausschnitt aus aus einem Pic-Datenblatt. Pete K. schrieb: > Du bist kein Freund von Abblockkondensatoren, oder? Im uebrigen beachte @Pete K.s Anmerkung
Vielen Dank für die Antworen, ich habe nun C5 als Abblockkondensator verbaut, die abgrenzung ist grösser, und C4 hat einen kürzen weg. Ist es so besser?
Johnny SGT schrieb: > Ist es so besser? Am Quarz schon, aber C5 gehört um 180° gedreht und dann direkt mit den beiden Power-Pins verbunden.
Du brauchst 100nF für jeden VCC Pin auf Deiner Platine (grobe Fausregel). Auch bei den anderen ICs.
Den Kondensator so? Für die anderen IC's? Jetz echt?...die betreib ich seit Jahren ohne, die 7441 sind e so hundalte Dinger aus 1970... und mit den Portexpandern hatt ich nie Probleme...die funktionieren sogar auf den Steckboards super
> Für die anderen IC's? Jetz echt?
Ja echt. Beim 7441 ist es wahrscheinlich unkritisch, weil das ein
Logikgatter ist. Aber bei allen getakteten IC's (ganz besonders
Schieberegister) sind die Kondensatoren super wichtig.
Merk Dir das einfach als Grundregel: Jedes IC bekommt einen 100nF
Kondensator zwischen VCC und GND. Wirklich jedes.
Ansonsten musst du mit seltsamen Fehlfunktionen rechnen.
Oh okay... Ich habe mein Eagle-Projekt mal angehängt, vieleicht möchte ja jemand so lieb sein und es mir vieleicht verbessern...
Ist denn die Flaeche um den Quarz herum nicht ein Ground-Polygon ? Oder warum trennst Du den Bereich um Quarz ab ? Gruss Asko.
Asko B Laut Atmel-Note soll man ein lokales Massepanel für den Quarz machen, schein besser zu sein. Pete K. bei Lötstoplack ist doach isolating egal? da ja eh nur die Pads belötbar sind?
Allgemeines Gemecker (SCNR): Die Versorgung ist sehr dünn, da sollte IMHO schon mindestens 0,8-1mm liegen. Masse genauso, z.B. IC2 sind extrem schlecht angebunden. VCC ist nicht fertig geroutet. Für den DCF Empfänger würde ich die 5V schon auf dem Board (vor)filtern. Schaltplan: "supply.lbr" mal ansehen ;) Außerdem hast du schon eine große Eagle Version, da solltest du auch die Seitenaufteilung und Rahmen nutzen. Neben jedes GND-Pad setze ich meistens direkt 1-2 Vias. Damit ist die Massefläche an den wichtigsten Stellen garantiert verbunden. Da du die Platine sowieso produzieren lässt kannst du mit den Logiksignalen ruhig auf 10mil runtergehen. Dafür hast du dann viel mehr Platz eine saubere Versorgung + Masse einzubauen. Zu der Schaltung würde mich noch interessieren, wieso nimmst du I2C Expander statt Schieberegistern? Und wo erzeugst du die Heizspannung? Bitte nicht negativ auffassen, hoffe es hilft :)
Hallo Panorama! Danke für die Antwort. Es handelt sich um Nixies, die benötigen keine Heizung. Nur die CommonAnode mit 170VDC versorgen, und dann mit den 7441 die Cathodes auf GND schalten. Die Expander benutze ich, weil ich die gerne benutze :D und weil ich die hald konfigurieren kann, bei der jetzigen schaltung wären shift-register schon machbar gewesen, bei anderen schaltungen wo man hald In und Out braucht, geht ein Shiftregister nicht. Das mit den VIAS verstehe ich nicht ganz? Weil bei Standart-Bauteilen sind ja die PADS auf beiden Seiten im Kupfer? Das heisst das Pad hat beidseitig Massekontakt?
Johnny SGT schrieb: > Das mit den VIAS verstehe ich nicht ganz? Weil bei Standart-Bauteilen > sind ja die PADS auf beiden Seiten im Kupfer? Das heisst das Pad hat > beidseitig Massekontakt? Er meint dass er ein Via direkt daneben setzt damit dieses GND-Pad mit der Bottom-Seite mit GND verbunden ist und der Strom nicht über die gesamte Platine laufen muss um nach Masse abfließen zu können. So hat man dann den minimalsten induktiven Wert für den Anschluss vom GND-Pad an GND. Teilweise geht das so nicht immer, aber man sollte es versuchen. Die Löcher muss man bei der Fertigung ja nicht einzeln bezahlen. Lässt du die Platine fertigen oder machst du es selbst?
Johnny SGT schrieb: > Das mit den VIAS verstehe ich nicht ganz? Weil bei Standart-Bauteilen > sind ja die PADS auf beiden Seiten im Kupfer? Das heisst das Pad hat > beidseitig Massekontakt? Ja natürlich, und ein besonders gutes VIA durch den massiven Pin. Panorama dachte sicher nur an SMD-Bauteile. Dein C5 z.B. hätte solche VIAs gebraucht, wenn du ihn nicht verschoben hättest. Nochmal was zum Quarz: Die Isolierung zwischen Pins und Quarz-Gehäuse ist ja nur ein ganz schmaler Ring. Deshalb habe ich immer Angst, dass das Gehäuse Kurzschlüsse zu den Lötaugen macht, besonders mit den ovalen, wie hier. Verwendet ihr solche Isolierscheiben oder wie macht ihr das? http://de.farnell.com/fischer-elektronik/isq-05-100-pk/isolierscheibe-f-r-quarz-pk100/dp/1897201 Die lokale Massefläche unter dem Quarz sollte etwas größer als der Quarz sein. So wie jetzt macht das Gehäuse u.U. einen Kurzschluss zwischen den beiden Masseflächen (Lötstopplack ist sehr dünn).
Jonas G. schrieb: > Schau dir mal das an: > http://www.lothar-miller.de/s9y/categories/33-Quarz Widerspricht sich mit: Toxic schrieb: > Der Anhang zeigt einen Ausschnitt aus aus einem Pic-Datenblatt. Was ich für die richtige Variante halte da die Lösung mit der geringeren Impedanz die bessere ist. Bei Lothar geht alles über die internen Bonddrähte (bzw. das Bonding), den Chip selbst, die nächsten Bonddrähte an GND während beim Microchip Vorschlag die HF auf dem kürzesten weg in die Groundplane abfließt. Funktionieren werden vermutlich beide. Es wird schlicht relativ wenig Energie umgeladen.
X4U schrieb: > Bei Lothar geht alles über die internen Bonddrähte (bzw. das Bonding), > den Chip selbst, die nächsten Bonddrähte an GND während beim Microchip > Vorschlag die HF auf dem kürzesten weg in die Groundplane abfließt. hmm, auf dem Bild "Lokale Masseinsel für den Quarz" sieht es doch so aus, dass er ein Via zur GND-Innenlage hat, direkt am GND-Pin unter dem Chip? So gesehen finde ich den Unterschied zum Pic-Bild minimal.
So, ich habe mal einige Verbesserungen gemacht, wie ewähnt ist die VCC sowie die Masse in 0.6/0.8 und Logik in 0.254 Im Anhang nochmals das Bild des Aktuellen Quarz-Layout, sowie der 3 Blockkondensatoren Wie sieht es nun aus, kann ich den Print so produzieren lassen?
Johnny SGT schrieb: > Wie sieht es nun aus, kann ich den Print so produzieren lassen? Du kannst mit dem SMASH-Knopf die Verbindung zwischen Namen und Bauteil lösen, so dass du z.B. den Namen "C7" rechts unter den Kondensator schieben kannst. Bei C7 liegen scheinbar noch GND-Leitungen rum die recht nahe an den weiter rechts liegenden Pin kommen. Die Leitungen würde ich generell etwas breiter machen, also da wo es geht sind sie z.B. 0.4mm breit und da wo es eben nicht geht meinetwegen 0.2mm , du hilfst damit dem Platinenhersteller und dir da der Ausschuss geringer ist. Wie groß ist dein "Isolate"-Abstand? Hast du mal geprüft ob dein Layout mit den Min./Max-Werten des Herstellers übereinstimmt. Bei http://dirtypcbs.com/about.php gibt es die Design-Rules mit denen man sein Projekt testen kann. ( dirt_cheap_dirty_boards.v1.dru ) Außerden gibt es dort noch die Gerber Export-Datei. ( dirt_cheap_dirty_boards.v1.cam ) Mit einem Gerber-Viewer kannst du dir dann das Resultat anschauen.
Atmega8 Atmega8 schrieb: > Johnny SGT schrieb: >> Wie sieht es nun aus, kann ich den Print so produzieren lassen? > > Du kannst mit dem SMASH-Knopf die Verbindung zwischen Namen und Bauteil > lösen, so dass du z.B. den Namen "C7" rechts unter den Kondensator > schieben kannst. > > Bei C7 liegen scheinbar noch GND-Leitungen rum die recht nahe an den > weiter rechts liegenden Pin kommen. > > Die Leitungen würde ich generell etwas breiter machen, also da wo es > geht sind sie z.B. 0.4mm breit und da wo es eben nicht geht meinetwegen > 0.2mm , du hilfst damit dem Platinenhersteller und dir da der Ausschuss > geringer ist. > > Wie groß ist dein "Isolate"-Abstand? > > Hast du mal geprüft ob dein Layout mit den Min./Max-Werten des > Herstellers übereinstimmt. > > Bei http://dirtypcbs.com/about.php gibt es die Design-Rules mit denen > man sein Projekt testen kann. > ( dirt_cheap_dirty_boards.v1.dru ) > > Außerden gibt es dort noch die Gerber Export-Datei. > ( dirt_cheap_dirty_boards.v1.cam ) > > Mit einem Gerber-Viewer kannst du dir dann das Resultat anschauen. Das mit dem SMASH werde ich noch machen, aber es bringt noch nichts, Bestückungdruck zu setzen wenn man noch nicht weiss ob die Teile richtig plaziert sind. Bezüglich der Leiterbahnen... Panorama schrieb: > > Da du die Platine sowieso produzieren lässt kannst du mit den > Logiksignalen ruhig auf 10mil runtergehen. Dafür hast du dann viel mehr > Platz eine saubere Versorgung + Masse einzubauen. Hier wurde mir gesagt das 10mil okay sind, ich denke mal 10mil sind für heutige Printplatten doch noch "relativ" gross, oder liege ich da falsch Bezüglich der Isolatesate und DRU, habe ich die Files vom Hersteller (Eurocircuits) importiert, Sie zeigen keine Fehler... Bild im Anhang
:
Bearbeitet durch User
Johnny SGT schrieb: > Hier wurde mir gesagt das 10mil okay sind, ich denke mal 10mil sind für > heutige Printplatten doch noch "relativ" gross, oder liege ich da falsch Ja, da hast du recht. Also 8 mil bekomme ich auch zu Hause mit meiner Tonertransfer-Methode hin, also sollten die das auch können. Die ätzen dort aber immer eine 1m x 1m Platine und die haben da auch so ihre Probleme, daher mache ich nur die wichtigen Sachen in 8 mill und alles was unkritisch ist wird größer (meist 12 mill oder 16 mill). Wenn Platz für dickere Leitungen da ist dann wird der auch genutzt. > Bezüglich der Isolatesate und DRU, habe ich die Files vom Hersteller > (Eurocircuits) importiert, Sie zeigen keine Fehler... Okay, okay, okay.
X4U schrieb: > Bei Lothar geht alles über die internen Bonddrähte Sieh dir das nochmal an. Nur der (Oszillator-)Strom, der sowieso über den Bonddraht muss, fließt über den Bonddraht, der dem Quarzoszillator am nächsten ist. Und das ist gut so, denn der Oszillatorstrom hat auf der Masselage nichts zu suchen... Es geht um das, worum es beim Thema EMV und Störungen immer geht: Stromkreise. BTW: bei diesem (relativ niederfrequenten) Layout das "letzte Fitzelchen" rauszuholen ist unnötig. Das zuallererst gepostete Quarzlayout war zwar nicht ganz optimal, aber ausreichend...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.