VHDL Unterschied = und ?=

[ffff (Gast)]

Ich bin grad auf den linken Operator gestossen, und kann mir nicht so 
recht erläutern für was dieser Operator(? vor Vergleichsoperatoren) da 
ist?
?/= für "matching inequality" etc.

Kann mir jemand helfen?

[Alexander F. (alexf91)]

Der Unterschied ist in der Behandlung von don't care Werten

'-' = '1' ist falsch
'-' ?= '1' ist wahr

Der Operator wurde in VHDL-2008 eingeführt.
Zusätzlich gibt es noch "case?", auch hier werden don't care Werte 
wirklich als solche behandelt.

[ffff (Gast)]

und was hilft mir das dann bei z.B. größer und kleiner Werten. Oder wird 
don't care (lapidar ausgedrückt), dann immer der Verlierer sein?

Also

'-' ?<= '1' ist true
'_' ?>= '0' ist false?

[Alexander F. (alexf91)]

Das VHDL Reference Manual liefert hier Auskunft, ich habe die genauen 
Tabellen auch nicht im Kopf.

http://web02.gonzaga.edu/faculty/talarico/polibari/documents/VHDLrefManual.pdf

Ab Seite 120.

Definiert sind ?= und ?<, die anderen Operationen ergeben sich dann 
durch verodern und negieren.

[ffff (Gast)]

Danke für das RefManual. Werd ich mir dann mal anschauen :)
Und schön das sogar eine katholische Universität aus USA sowas zum 
Download anbietet^^ Ich dachte die sagen, dass das eh Teufelszeug ist

[René D. (Firma: www.dossmatik.de) (dose)]

ffff schrieb:
> und was hilft mir das dann bei z.B. größer und kleiner Werten. Oder wird
> don't care (lapidar ausgedrückt), dann immer der Verlierer sein?
>
> Also
>
> '-' ?<= '1' ist true
> '_' ?>= '0' ist false?

Ich lese das Ergebnis ist vom gleichen Typ. Mit welchem Konstrukt wird 
er über geben?

Hat jemand eine vollständig Zeile als Beispiel?