Entprellung Taster - Debounder VHDL

[Anon A. (marinco)]

Morgen,



Unsere Aufgabe bestand es einen Inkrement Zählen einzubauen (FPGA) der 
nach drücken einer Taster um eins rauf gezählt wird (7-Segment DEZ).

Funktioniert schon.

Ich war für die Top entity verantwortlich und mein Freund für den 
debouncer(entprellen der taste).


:Debouncer

ButtonSync: process(CLK)
 begin
  if (CLK' event and CLK = '1')then
   bsync0 <= not Button_in;
   bsync1 <= bsync0;
  end if;
 end process ButtonSync;

 SampleGen: process (CLK)
 begin
  if (CLK' event and CLK ='1') then
   if (sample_counter = sample_count_max_c)then
    sample_counter <= 0;
    sample_pulse <= '1';
   else
    sample_counter <= sample_counter +1;
    sample_pulse <= '0';
   end if;
  end if;
 end process SampleGen;
         

Debouncer: process(CLK)
begin
  
  if(CLK'event and CLK = '1')then
    if(bsync1 = '0') then
      debounce_counter<= 0;
      BUTTON_out      <= '0';
    elsif(sample_pulse = '1') then
      if(debounce_counter = debounce_count_max_c)then
        BUTTON_out<='1';
      else
        debounce_counter <= debounce_counter +1;
      end if;
    end if;
  end if;
  
end process Debouncer;

Das 2 und 3 Prozess ist logisch für mich und zwar wir bei dem einen 
Prozess wird "clk" geteilt mit einmen Zähler realisiert  und beim 
letzten wird ein Zähler rauf gezählt> bestimmten treshold>BUTTON auf 1 
gesetzt

Der 1 Prozess verstehe ich nicht , als ich meinen Freund gefragt habe , 
meinte er nur , dass die Daten die vom Taster kommen asynchron sind und 
es zur einer Setup/Hold time Verletzung kommen würde und deshalb 
verbindet er die zwei Signalen mit einem flip flop.
Könntet ihr mir da vielleicht weiterhelfen ?

Falls jemand den Debouncer benötigt könnt ihr mich ruhig Fragen
Danke im Voraus, wenn jemand da weiterhelfen kann.

[asd (Gast)]

http://www.lothar-miller.de/s9y/categories/35-Einsynchronisieren

[Anon A. (marinco)]

asd schrieb:
> http://www.lothar-miller.de/s9y/categories/35-Eins...

Ich bedanke mich herzlich !