STD_LOGIC_VEKTOR Zuweisungen

[Hans (Gast)]

Hallo VHDLer,
kann man einem STD_LOGIC_VECTOR (hier LED) einzelnde STD_LOGIC (hier 
(SEG_a-f) zuweisen?
Hätte an einen Type gedacht aber funktioniert so nicht. Ich möchte dem 
Vector sagen das jedes Bit mit einem STD_LOGIC verknüpft ist.

Danke

entity Hex2Segment is
    Port ( DataIn : in  STD_LOGIC_VECTOR (3 downto 0);
           SEG_a : out  STD_LOGIC;
           SEG_b : out  STD_LOGIC;
           SEG_c : out  STD_LOGIC;
           SEG_d : out  STD_LOGIC;
           SEG_e : out  STD_LOGIC;
           SEG_f : out  STD_LOGIC;
           SEG_g : out  STD_LOGIC);
end Hex2Segment;

architecture Behavioral of Hex2Segment is
    TYPE LEDType IS (SEG_g, SEG_f, SEG_e, ,SEG_d, SEG_c, SEG_b, SEG_a);
    SIGNAL LED : LEDType;
begin
  
--HEX-to-seven-segment decoder
--   HEX:   in    STD_LOGIC_VECTOR (3 downto 0);
--   LED:   out   STD_LOGIC_VECTOR (6 downto 0);
-- 
-- segment encoinputg
--      0
--     ---  
--  5 |   | 1
--     ---   <- 6
--  4 |   | 2
--     ---
--      3
   
    with DataIn SELect
   LED<= "1111001" when "0001",   --1
         "0100100" when "0010",   --2
         "0110000" when "0011",   --3
         "0011001" when "0100",   --4
         "0010010" when "0101",   --5
         "0000010" when "0110",   --6
         "1111000" when "0111",   --7
         "0000000" when "1000",   --8
         "0010000" when "1001",   --9
         "0001000" when "1010",   --A
         "0000011" when "1011",   --b
         "1000110" when "1100",   --C
         "0100001" when "1101",   --d
         "0000110" when "1110",   --E
         "0001110" when "1111",   --F
         "1000000" when others;   --0
       
end Behavioral;

[Vhdl (Gast)]

Klar, die Typen können einfach hintereinander gebaut werden:

LED <= SEG_a & SEG_b ....

Led muss dafür aber ein std_vector sein.

[Hans (Gast)]

Danke für die schnelle Antwort aber aber SEG_a-f sollen Elemente in LED 
sein.
Danke auch den netten Moderator für die Formatierung

[Hans (Gast)]

Ich möchte LED nicht die SEG_a-f zuweisen

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Hans schrieb:
> Danke auch den netten Moderator für die Formatierung
Keine Ursache. Du kannst das aber auch selber:

[vhdl]
   -- VHDL Code
[/vhdl]

Und ich würde statt der Einzelsegmente einfach den kompletten Vektor in 
den Port nehmen:

    Port ( DataIn : in  STD_LOGIC_VECTOR (3 downto 0);
           LED    : out STD_LOGIC_VECTOR (7 downto 0);
         );

Dann funktioniert die Zuweisung nämlich ganz einfach: genau so wie sie 
dasteht...

[Erwin (Gast)]

Ich würde wegen dem bisschen Code nicht lange rumtun. Man kann auch an 
Schönheit sterben...
Wie der Vorredner schon sagte entweder nen SLV raus geben oder einfach 
die 8 Zuweisungen hinschrieben.

-- Led mus slv sein
SIGNAL LED : STD_LOGIC_VECTOR(7 downto 0);


-- Zuweisungen dann einfach auflisten
SEG_a <= LED(0);
SEG_b <= LED(1);

Damits sauber wird eventuell die Ausgaben mittels CONSTANT definieren.
Weiterhin würde die Übersichtlichkeit erhöht, wenn du in der 
with-select-Anweisung die Hexadezimal-Schreibweise nutzen würdest.

    with DataIn SELect
   LED<= "1111001" when X"1",   --1
...
         "0001110" when X"F",   --F
         "1000000" when others;   --0

[Hans (Gast)]

Danke für eure Hinweise habe eine elegante Lösung gefunden

SIGNAL LED : STD_LOGIC_VECTOR(7 downto 0);

(SEG_g, SEG_f, ... ) <= LED;