Generate Anweisung (Vhdl)

[Christian (Gast)]

Hallo,

ich habe eine frage zu der Generate Anweisung bzw. ich habe ein Problem 
damit. Ich möchte ein Addiererbaum bauen der von 4 werten auf einen 
runtergeht. Die Skizze soll das mal darstellen:

   ----
--|    |
  |    |- -
--|____|   |
           |    ----
            ---|    |
               |    |-
            ---|____|
   ----    |
--|    |   |
  |    |- -
--|____|

Dieses soll später auch Flexibel sein. Darum dachte ich kann ich das mit 
einer Generate Anweisung machen und Arrays.

Die Komponente wäre diese

component  Addier_Baustein is
    Port ( NUM1 : in  signed(4 downto 0);    
           NUM2 : in  signed(4 downto 0);    
           SUM : out  signed(5 downto 0));   
end component Addier_Baustein;

architecture Behavioral of Addier_Baustein is
begin

    SUM <= ('0' & NUM1) + ('0' & NUM2);

end Behavioral;

Jetzt wollte ich mir ein Array erstellen um die berechneten Werte zu 
speichern und an die Komponente zu übergeben

type Array1 is array (0 to 3 of signed(4 downto 0);  
Signal Array1Sig : Array1 :=(others => (others => '0'));
type Array2 is array (0 to 1 of signed(5 downto 0);  
Signal Array2Sig : Array2 :=(others => (others => '0'));

Adder1:  for i in 0 to 3 generate
 even: if i mod 2 = 0 generate 
   Addier_Baustein port map(Array1Sig(i), Array1Sig(i+1), Array2Sig); 
 end generate even;
end generate Adder1;

Jetzt bekomme ich Fehler beim Port map:

ERROR:HDLParsers:164 parse error, unexpected PORT, expecting OPENPAR or 
TICK or LSQBRACK


Deswegen meine Frage kann man Arrays beim Portmap benutzen oder kann das 
irgendwein andere Fehler sein? Oder kann das daran liegen, dass die 
Array werte signed sind und die von der komponenten std_logic_Vector?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Christian schrieb:
> kann das irgendwein andere Fehler sein?
Ja, er wird sogar gemeldet:
> unexpected PORT
Das Wort PORT darf an dieser Stelle nicht stehen...

Sieh dir mal an, wie Andere das machn:
http://www.ics.uci.edu/~jmoorkan/vhdlref/generate.html
Was kommt vor PORT? Und was davor?

[Evil (Gast)]

Christian schrieb:
> type Array1 is array (0 to 3 of signed(4 downto 0);

Da fehlt eine Klammer.


> type Array2 is array (0 to 1 of signed(5 downto 0);

Da fehlt eine Klammer.

Evil

[äh (Gast)]

   Addier_Baustein port map(Array1Sig(i), Array1Sig(i+1), Array2Sig);

Da fehlt eine Klammer.

[äh (Gast)]

sorry verzält, - Da nicht

[Christian (Gast)]

Lothar M. schrieb:
> Christian schrieb:
>> kann das irgendwein andere Fehler sein?
> Ja, er wird sogar gemeldet:
>> unexpected PORT
> Das Wort PORT darf an dieser Stelle nicht stehen...
>
> Sieh dir mal an, wie Andere das machn:
> http://www.ics.uci.edu/~jmoorkan/vhdlref/generate.html
> Was kommt vor PORT? Und was davor?

Oh man das war natürlich richtig dummer Fehler. Ja das es was mit dem 
Port zu tun hat dachte ich mir nur konnte den Fehler nicht deuten. War 
sogar auf der Seite und habe das nicht gesehen -.-. Danke für den 
Hinweis.

[Valko Z. (hydravliska)]

Hi

wenn du SIGNED verwendest musst du auch die "Sign Extension" korrekt 
machen also nicht

('0' & NUM1)

sondern

(NUM1'HIGH & NUM1)


Gruß

[Christian (Gast)]

Valko Z. schrieb:
> Hi
>
> wenn du SIGNED verwendest musst du auch die "Sign Extension" korrekt
> machen also nicht
>
> ('0' & NUM1)
>
> sondern
>
> (NUM1'HIGH & NUM1)
>
>
> Gruß
Danke für den Tip aber wenn das mache bekomme ich immer Fehler

ERROR:HDLCompiler:1731 - found '0' definitions of operator "&", cannot 
determine exact overloaded matching definition for "&"

[Valko Z. (hydravliska)]

Hi

(NUM1'HIGH & NUM1)

muss

(NUM1(NUM1'HIGH) & NUM1)

heissen sorry

[Christian (Gast)]

Valko Z. schrieb:
> Hi
>
> (NUM1'HIGH & NUM1)
>
> muss
>
> (NUM1(NUM1'HIGH) & NUM1)
>
> heissen sorry

Ah Danke jetzt geht :). Kein Problem Danke für die Hilfen bis jetzt 
kommen vllt nochmehr fragen ;)

[Duke Scarring (Gast)]

Valko Z. schrieb:
> (NUM1'HIGH & NUM1)
>
> muss
>
> (NUM1(NUM1'HIGH) & NUM1)
Und warum nicht einfach ein resize?
Das macht das selbe, ist aber lesbarer.

Duke

[Valko Z. (hydravliska)]

Duke Scarring schrieb:
> Valko Z. schrieb:
>> (NUM1'HIGH & NUM1)
>>
>> muss
>>
>> (NUM1(NUM1'HIGH) & NUM1)
> Und warum nicht einfach ein resize?
> Das macht das selbe, ist aber lesbarer.
>
> Duke

Weil ich nicht wusste welche libraries er verwendet :)