hallo, eine kurze Frage bzgl Altium-Designer. Ziel ist ein Leiterbahnzug, der nicht mit Lötstopplack versehen ist und mit Verzinnung versehen ist. Der Leiterbahnzug wird im Top Layer liegen. Ist das folgende vorgehen richtig: 1) Leiterbahnzug im "Top" 2) Deckungsgleich im "Top-Paste" den gleichen Leiterbahnzug 3) Deckungsgleich im "Top-Solder" den gleichen Leiterbahnzug mit 0,1mm größerer Breite
:
Verschoben durch Moderator
AD-Frage schrieb: > 2) Deckungsgleich im "Top-Paste" den gleichen Leiterbahnzug Wenn du den mit Lotpaste und Reflow verzinnt haben willst. Ist das nicht etwas teuer? Georg
"Top-Paste" - goil, wenn der Leiterzug nur lang genug ist, schneidet er deine Schablone in zwei Teile. Der Schablonenhersteller wird dich aber bei derartigem Unsinn kontaktieren. Freistellung in der Lötstoppmaske ist aber der richtige Weg.
Bürovorsteher schrieb: > "Top-Paste" - goil, wenn der Leiterzug nur lang genug ist, schneidet er > deine Schablone in zwei Teile. Na, das kann man aber auch alle 1mm (oder halt dann alle n) unterbrechen. So massiv wird das aber nichte besser - und die letzen Tage habe ich einen Thread mitverfolgt: Spezifischer Widerstand Zinn >> Kupfer, d.g. die Verzinnung liegt als höherer Widerstand der Kupferleiterbahn parallel. Ob das Sinn macht? Wieviel Paste rakelst Du denn - 150u? dann bleiben davon noch maximal 100u dickes Zinn übrig. Da lohnt es sich IMHO die Leiterbahn beiter zu machen oder die Decklage in 70u anzufertigen (oder gar 105u). rgds
Zur Ausgangsfrage: ja ist richtig. In den neueren Altium Versionen kann man auch in den Einstellungen vom Track Solder- und Paste Mask entsprechend einstellen. An der Diskussion um die Sinnhaftigkeit möchte ich mich nicht beteiligen, das muss der Designer verantworten. PS: ich bin dabei in eine Falle getappt, (es liegen ja 3 Tracks übereinander - Paste und Solder sind normalerweise ausgeschaltet) , ich habe später alles noch ein wenig verschoben und Paste und Solder vergessen = Ergebnis eine merkwürdig aussehende Platine. PPS: Bei mir ging es darum eine Kupferfolie zur Abschirmung an zulöten, nicht um den Widerstand der Leiterbahn zu verringern. Taz
:
Bearbeitet durch User
Taz G. schrieb: > PPS: Bei mir ging es darum eine Kupferfolie zur Abschirmung an zulöten, > nicht um den Widerstand der Leiterbahn zu verringern. Erlaubt ist was funktioniert, aber nach der reinen Lehre: Pads werden gelötet, Leiterbahnen nicht, also sind Lötflächen für Abschirmbleche als entsprehender Footprint zu definieren. Ist ja mit der Abschirmung von RJ45 oder USB-Buchsen auch so. Georg
Taz G. schrieb: > PPS: Bei mir ging es darum eine Kupferfolie zur Abschirmung an zulöten, > nicht um den Widerstand der Leiterbahn zu verringern. Hmmm - Ja, das habe ich als Anwendung jetzt nicht auf dem Radar gehabt. Aber ich gebe Georg recht zumal ich Deine Erfahrung mit berücksichtige: Dann am besten ein Component daraus fertigen, dann bleibt's beinander :) rgds
Georg schrieb: > Erlaubt ist was funktioniert, aber nach der reinen Lehre: Pads werden > gelötet, Leiterbahnen nicht, also sind Lötflächen für Abschirmbleche als > entsprehender Footprint zu definieren. .... > > Georg Ich gebe Georg völlig recht, aber die Folie kommt von der Rolle und ist kein richtiges Bauteil. Ich hätte verschieden große Bauteile für die zugeschnittenen Folien anlegen müssen - Abwägungssache, ich habe mich gegen 'Bauteil' entschieden weil ich das Bauteil wirklich nur einmal gebraucht habe und dann nie wieder. Ein Kompromiss den ich nicht empfehle. MfG Taz
Vielen Dank für die Antworten. Was mir die Arbeit mit dem AD etwas schwierig macht ist, dass ja der "Top-Paste" offenbar ein Positiv-, der Top-Solder hingegen ein Negativ-Layer darstellt. Was im Top-Solder gezeichnet ist, wird ja gerade nicht mit Lötstopplack versehen... Da muss man erstmal umdenken... Und zur Anwendung: Nein es geht nicht um den Leiterbahnwiderstand, sondern darum an dieser Stelle 1. keinen Lötstopplack zu haben und dabei trotzdem 2. den Kupferzug nicht den Witterungsverhältnissen aus zu setzen
AD-Frage schrieb: > "Top-Paste" offenbar ein Positiv-, der Top-Solder hingegen ein > Negativ-Layer darstellt. Hmmm - das ist aber dann eine Eigenart deines AD. Dort wo in der Lage Pads oder Fills oder was auch immer angezeigt werden sind im SolderResist und im Stencil die Öffnungen. Und das sollte sich Top zu Bottom nicht unterscheiden. rgds AD-Frage schrieb: > Stelle > 1. keinen Lötstopplack zu haben und dabei trotzdem > 2. den Kupferzug nicht den Witterungsverhältnissen aus zu setzen Und was hälst Du von ENIG? Wenn Du das PCB industriell erzeugen lässt gibt es ohnehin nur zwei richtige Alternativen: ROHS HASL (Heißluftverzinnung) oder ENIG (Gold auf Nickelschicht). Letzteres ist IMHO in der Industrie der Vorzug. rgds
AD-Frage schrieb: > 2. den Kupferzug nicht den Witterungsverhältnissen aus zu setzen Na, hoffentlich wäschst du dann aber auch die Flussmittelreste alle ab.
6a66 schrieb: > Und das sollte sich Top zu > Bottom nicht unterscheiden. Es geht ja nicht um Top und Bottom, sondern um Paste und Solder. Und da ist das ja richtig. Georg
Georg schrieb: > Es geht ja nicht um Top und Bottom, sondern um Paste und Solder. Und da > ist das ja richtig. AD-Frage schrieb: > "Top-Paste" offenbar ein Positiv-, der Top-Solder hingegen ein > Negativ-Layer darstellt. Ob positiv oder negativ ist Ansichtssache. Die Pastendaten sind so zu lesen dass die auf den Pastenlagen angezeigten Flächen später bedruckt werden - das wäre also positiv. Der Stencil wird aus den Daten erzeugt und wäre nach dieser Denke das Negativ - gewöhnungsbedürftig so zu denken. Der Stoplack (Solder Resist) zeigt an, wo die Öffnungen des Resists sind - das ist in meiner Denke auch positiv gesehen - wäre aber nach Ansicht des TO negativ. Man sehe: ist eine Ansichtssache. So wie es dargestellt ist ist es IMHO ganz logisch: Wenn beide Lagen - Stop und Paste - eingeschaltet sind sieht man schön was wie in die Öffnungen gedruckt wird. Nur sollte es halt sowohl oben wie unten gleichermaßen (positiv oder negativ) sein. Oder habe ich da was falsch verstanden - TO? rgds
AD-Frage schrieb: > Nein es geht nicht um den Leiterbahnwiderstand, sondern darum an dieser > Stelle > 1. keinen Lötstopplack zu haben und dabei trotzdem > 2. den Kupferzug nicht den Witterungsverhältnissen aus zu setzen Fertigst du das selbst? Und dann mit Stencil? Wenn du das irgendwo anders fertigen lässt, gibt es wie hier schon gesagt, eigentlich immer eine Form von Oberflächenbearbeitung. Man müsste wohl eher speziell anfragen, wenn man unbehandeltes Kupfer als Endprodukt auf der Platine bräuchte.
In Altium Designer kann man bei den Optionen eines Tracks Sachen wie "Solder Mask Expansion" oder "Paste Mask Expansion" auswählen - Krückenlösungen sind nicht nötig und dann geht auch beim wegschieben nichts schief.. . Ansonsten stimme ich zu das dass Abschirmblech richtigerweise als ein Bauteil definiert werden sollte. Das Bauteil bekommt dann auch seine eigenen Kontaktierungen und streut die eingefangenen Störungen nicht in einer Signalleiterbahn ein.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.