Xmega192A3U DMA

[Markus F. (blackflip)]

Hallo ich hoffe mir kann jemand helfen,

ich versuche gerade das Beispiel 2.1 aus der Applikation Note 1304 von 
Atmel zu 
verstehen.(http://www.atmel.com/Images/Atmel-8046-Using-the-XMEGA-DMA-Controller_Application-Note_AVR1304.pdf)

Dabei habe ich dafür das folgende Programm:

#include <avr/io.h>

int main(void)
{
  uint8_t gewinn[1000];
  uint8_t umsatz[1000];
  uint_fast16_t i;
  for(i=0; i<1000; i++) {
    gewinn[i]=i+1;
  }
  
  DMA.CTRL = (1 << DMA_ENABLE_bp)    //Enable
    | (0 << DMA_RESET_bp)      //no Reset
    | DMA_PRIMODE_CH0123_gc      //Priority Ch0 >..>..> Ch3
    | DMA_DBUFMODE_DISABLED_gc;    //Disable Buffering
  DMA.CH0.ADDRCTRL = DMA_CH_SRCRELOAD_NONE_gc  // Source address reload mode : _NONE, BLOCK, BURST, TRANSACTION
        | DMA_CH_SRCDIR_INC_gc       // Source addressing mode: FIXED, INC, DEC
        | DMA_CH_DESTRELOAD_NONE_gc  // Destination adress reload mode: NONE, BLOCK, BURST, TRANSACTION
        | DMA_CH_DESTDIR_FIXED_gc;   // Destination adressing mode: FIXED, INC, DEC
  DMA.CH0.TRIGSRC=DMA_CH_TRIGSRC_OFF_gc;        //only Software Trigger
  DMA.CH0.TRFCNT=0x0400;        //Blocksize=1K bytes 16bit register =1kbytes

  DMA.CH0.DESTADDR0 = *umsatz;
  DMA.CH0.DESTADDR1 = 0;
  DMA.CH0.DESTADDR2 = 0;
  DMA.CH0.SRCADDR0 = *gewinn;
  DMA.CH0.SRCADDR1 = 0;
  DMA.CH0.SRCADDR2 = 0;
  //DMA.CH0.CTRLA|=0x80; //Enable Channel 0  
  DMA.CH0.CTRLA= (1 << DMA_CH_ENABLE_bp)    //  Channel Enable
    | (0 << DMA_CH_RESET_bp)      // Channel Software Reset
    | (0 << DMA_CH_REPEAT_bp)      // Channel Repeat Mode bit position.
    | (0 << DMA_CH_TRFREQ_bp)      // Channel Transfer Request bit position.
    | (0 << DMA_CH_SINGLE_bp)      // Channel Single Shot Data Transfer bit position.
    | DMA_CH_BURSTLEN_8BYTE_gc;
  DMA.CH0.CTRLA |= (1 << DMA_CH_TRFREQ_bp);// Channel Transfer Request bit position.

  
  while(1)
    {
    if((DMA.INTFLAGS&0x01)==0x01){
      asm volatile ("nop");
    }
        //TODO:: Please write your application code 
    }
}

Bei den Programm soll der Inhalt des Arrays gewinn in das Array umsatz 
kopiert werden. Derzeit habe ich leider das Problem mit den Simulator, 
das der Vorgang als abgeschlossen bewertet wird(Haltepunkt bei NOP), 
aber sich der Inhalt vom 2. Array nicht verändert hat.

Ich denke das liegt sicher an falsch gesetzten Registern 
DMA.CH0.DESTADDR und DMA.CH0.SRCADDR. Leider komme ich nicht auf die 
richtige Lösung

[Jim M. (turboj)]

Ich sehe da einen Buffer overflow. Du hast 1000 Byte Puffer, aber machst 
dann 0x400 = 1024 Byte Transfers.

Allerdings scheint auch Dest INC nicht an zu sein, deshalb knallt es 
vermutlich nicht.

Für memcopy via DMA müssen AFAIK sowohl src als auch dest jeweils 
inkrementert werden.

[Timmo H. (masterfx)]

>DMA.CH0.DESTADDR0 = *umsatz;
>DMA.CH0.DESTADDR1 = 0;
>DMA.CH0.DESTADDR2 = 0;

Da muss die Adresse vom In- bzw. Outbuffer rein
=>

DMA.CH0.DESTADDR0 = umsatz & 0xFF; //oder auch &umsatz[0] >> 0xFF
DMA.CH0.DESTADDR1 = (umsatz >> 8) 0xFF;
DMA.CH0.DESTADDR2 = (umsatz >> 16) 0xFF; //bzw. 0x00

Ditto für SRC

[Markus F. (blackflip)]

Vielen Dank, nachrechnen hätte man mal sollen :-/
Ich habe jetzt die folgenden Sachen geändert:

DMA.CH0.TRFCNT=0x03E8;          // Blocksize=1K bytes 16bit register =1kbytes

  DMA.CH0.ADDRCTRL = DMA_CH_SRCRELOAD_NONE_gc  // Source address reload mode : _NONE, BLOCK, BURST, TRANSACTION
        | DMA_CH_SRCDIR_INC_gc        // Source addressing mode: FIXED, INC, DEC
        | DMA_CH_DESTRELOAD_NONE_gc      // Destination adress reload mode: NONE, BLOCK, BURST, TRANSACTION
        | DMA_CH_DESTDIR_INC_gc;      // Destination adressing mode: FIXED, INC, DEC

Jetzt erkennt er in der Abfrage leider keine beendigung dieser Aufgabe 
und selbst wenn ich bei der Abfrage nach 5 Sekunden einen Breakpoint 
setze, ist das gewünschte Array leider leer.


Edit:

Jetzt habe ich wie gewünscht die Destaddr und Srcaddr geändert, aber 
erhalte die Fehlermeldung aus dem Anhang.

  DMA.CH0.DESTADDR0 = umsatz & 0xFF;
  DMA.CH0.DESTADDR1 = (umsatz >> 8)& 0xFF;
  DMA.CH0.DESTADDR2 = (umsatz >> 16)& 0xFF; //bzw. 0x00
  DMA.CH0.SRCADDR0 = gewinn & 0xFF;
  DMA.CH0.SRCADDR1 = (gewinn >> 8)& 0xFF;
  DMA.CH0.SRCADDR2 = (gewinn >> 16)& 0xFF; //bzw. 0x00

das gleiche bei:

  DMA.CH0.DESTADDR0 =&umsatz[0] >> 0xFF

Jetzt werde ich mal dort weiter schauen. Vielen Dank

[Dieter F. (Gast)]

Markus F. schrieb:
> DMA.CH0.DESTADDR0 = umsatz & 0xFF;
>   DMA.CH0.DESTADDR1 = (umsatz >> 8) 0xFF;
>   DMA.CH0.DESTADDR2 = (umsatz >> 16) 0xFF; //bzw. 0x00
>   DMA.CH0.SRCADDR0 = gewinn & 0xFF;
>   DMA.CH0.SRCADDR1 = (gewinn >> 8) 0xFF;
>   DMA.CH0.SRCADDR2 = (gewinn >> 16) 0xFF; //bzw. 0x00

Da fehlt 4 mal ein & vor dem 0xFF ...

[Markus F. (blackflip)]

Vielen dank für die Antwort, das habe ich gerade gemerkt und so 
funktioniert es, vielen dank für die schnelle hilfe!

int main(void)
{
  uint8_t gewinn[1000];
  uint8_t umsatz[1000];
  uint_fast16_t i;
  for(i=0; i<1000; i++) {
    gewinn[i]=i+1;
  }
  
  DMA.CTRL = (1 << DMA_ENABLE_bp)      //Enable
    | (0 << DMA_RESET_bp)        //no Reset
    | DMA_PRIMODE_CH0123_gc        //Priority Ch0 >..>..> Ch3
    | DMA_DBUFMODE_DISABLED_gc;      //Disable Buffering
  DMA.CH0.ADDRCTRL = DMA_CH_SRCRELOAD_NONE_gc  // Source address reload mode : _NONE, BLOCK, BURST, TRANSACTION
        | DMA_CH_SRCDIR_INC_gc        // Source addressing mode: FIXED, INC, DEC
        | DMA_CH_DESTRELOAD_NONE_gc      // Destination adress reload mode: NONE, BLOCK, BURST, TRANSACTION
        | DMA_CH_DESTDIR_INC_gc;      // Destination adressing mode: FIXED, INC, DEC
  DMA.CH0.TRIGSRC=DMA_CH_TRIGSRC_OFF_gc;  // only software trigger
  DMA.CH0.TRFCNT=0x03E8;          // Blocksize=1K bytes 16bit register =1kbytes

  DMA.CH0.DESTADDR0 = (int16_t)umsatz & 0xFF;
  DMA.CH0.DESTADDR1 = ((int16_t)umsatz >> 8)& 0xFF;
  DMA.CH0.DESTADDR2 = 0x00; //bzw. 0x00
  DMA.CH0.SRCADDR0 = (int16_t)gewinn & 0xFF;
  DMA.CH0.SRCADDR1 = ((int16_t)gewinn >> 8)& 0xFF;
  DMA.CH0.SRCADDR2 = 0x00; //bzw. 0x00
  //DMA.CH0.CTRLA|=0x80; //Enable Channel 0  
  DMA.CH0.CTRLA= (1 << DMA_CH_ENABLE_bp)  // Channel Enable
    | (0 << DMA_CH_RESET_bp)      // Channel Software Reset
    | (0 << DMA_CH_REPEAT_bp)      // Channel Repeat Mode bit position.
    | (0 << DMA_CH_TRFREQ_bp)      // Channel Transfer Request bit position.
    | (0 << DMA_CH_SINGLE_bp)      // Channel Single Shot Data Transfer bit position.
    | DMA_CH_BURSTLEN_8BYTE_gc;
  DMA.CH0.CTRLA |= (1 << DMA_CH_TRFREQ_bp);// Channel Transfer Request bit position.
  //funct_port_init();
    //funct_dma_init();
  
  while(1)
    {
    if((DMA.INTFLAGS&0x01)==0x01){
      asm volatile ("nop");
    }
        //TODO:: Please write your application code 
    }
}