Die anliegende Datei stellt die Simulation eines Wien Oszillators dar. Immerhin schwingt sie auch, aber sinusförmig erscheint mir das nicht. Das liegt daran, dass die Schaltung eine zu hohe Ausgangsspannung ausgibnt und somit in die Begrenzung geht. Das würde ich gerne durch eine Änderung der Schaltung realisieren, ich weiss aber nicht, wie. Für Vorschläge dankbar Robert
:
Verschoben durch Moderator
R. F. schrieb: > Das würde ich gerne durch eine Änderung der Schaltung realisieren, ich > weiss aber nicht, wie. Ich kann Deine Schaltung nicht sehen, aber Wienbrückenoszillatoren benötigen immer eine Amplitudenregelung. Je nachdem, wie gut diese Regelung aufgebaut ist, ergibt sich ein hoher oder niedrigerer Klirrfaktor.
Würdest du deine Schaltung bitte ein einem Format posten das man ohne Spezialsoftware öffnen kann, z.B. PNG
Diese Schaltungen benötigen einen FET, dessen Kennlinie gut zur Schaltung passt (der FET fängt an abzuschnüren, bevor die Schaltung anfängt zu clippen). Verwende eine richtige Regelung, um die Schaltung unabhängiger vom konkreten FET zu machen. Mit einem AC-Teiler vom Drain zum Gate kann dann die Verzerrung noch weiter verringert werden.
Angehängte Dateien:
-
WienOszill2.png
29 KB
Der Gesamtwiderstand der Reihenschaltung von R4 und J1 muss nach Theorie exakt R3 / 2 = 16,5 kΩ sein, damit der Oszillator mit konstanter Amplitude schwingt. Bei deiner Dimensionierung müsste der Widerstand von J1 also 5,5 kΩ betragen. Damit sich ein JFET näherungsweise wie ein Widerstand verhält, muss er im ohmschen Bereich arbeiten. Dieser Bereich wird breiter und damit besser nutzbar, wenn der JFET stärker leitet und damit erst bei höherem Uds in die Abschnürung gerät. Stärker Leiten bedeutet, dass er einen kleineren Widerstand hat. Dies kann durch zwei Maßnahmen erreicht werden: 1. Man vergrößert R4 bspw. auf 15 kΩ. Dann muss J1 statt der 5,5 kΩ nur noch 1,5 kΩ aufbringen. Man darf mit R4 allerdings nicht zu dicht an die 16,5 kΩ herangehen, da es sonst leicht passieren kann, dass er auf Grund von Bauteiltoleranzen die 16,5 kΩ überschreitet, so dass der Widerstand von J1 negativ werden müsste, was aber nicht möglich ist. Bei R4 = 15 kΩ hat man aber noch 10% Luft nach oben, was reichen sollte. 2. Man verkleinert R3, bspw. auf 3,3 kΩ. Wählt man nun R4 = 1,5 kΩ, ist man wie im vorigen Beispiel immer noch 10% vom theoretischen Wert (1,65 kΩ) entfernt. Der Widerstand von J1 muss jetzt aber nur noch 150 Ω betragen, was ein ganz guter Wert ist. Damit J1 immer etwa gleich stark aufgesteuert wird, muss die Welligkeit von Ugs möglichst klein sein. Dazu sollte die Zeitkonstante R5·C3 deutlich größer als die Zeitkonstante R1·C1 sein. Nach deiner Dimensionierung liegen diese Zeitkonstanten mit 10 kΩ · 10 nF = 100 µs bzw. 50 kΩ · 1 nF = 50 µs viel zu dicht beieinander, um eine ordentliche Glättung zu erreichen. Ich habe deswegen C3 auf 100 nF und R5 auf (zunächst) 100 kΩ vergößert. Eine wirklich saubere Glättung von Ugs bekommt man bei dieser einfachen Schaltung aber selbst mit sehr großen R5 und R3 nicht hin, da der JFET von Wechselstrom durchflossen wird und somit Drain und Source von J1 bei jedem Vorzeichenwechsel des Sinussignals ihren Rollen vertauschen und man somit nicht weiß, gegen welchen der beiden linken Anschüsse von J1 man C1 am besten schalten sollte. Da kommt dann auch der Vorschlag von Marian mit dem AC-Spannungsteiler ins Spiel. Wenn man aber |Uds| relativ klein hält, was durch die Anpassung von R3 und R4 bereits geschehen ist, erzielt man auch ohne diese Maßnahme ganz ordentliche Ergebnisse. Jetzt bleibt nur noch ein letztes, kleineres Problem offen: Die Amplitude des Ausgangssignals kann nicht wesentlich größer als das betragsmäßige Gate-Potential von J1 plus die Flussspannung von D1 werden. Da wir den JFET kräftig aufsteuern wollen, liegt das Gate-Potential bei etwa -350 mV, was eine Ausgangsamplitude, was letztendlich in einer Ausgangsamplitude von nur etwa 1,1 V resultiert. Eine höhere Amplitude erreicht man, wenn man vor das Gate einen Spannungteiler schaltet. Deswegen habe ich R5 aufgeteilt in R5 = 5,6 kΩ und R7 = 100 kΩ, was eine Amplitude von knapp 10 V ergibt. Wenn du die Schaltung real aufbaust, solltest du R4 und R5 mit Potis abgleichbar machen, um damit Toleranzen in den Parametern von J1 auszugleichen.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.