Hallo Leute, ich habe mal eine Frage bezüglich Platinen-Layout. Ich bin mir oftmals nicht sicher, wie ich die Kühlpads von Leistungs-ICs designen soll. Als Beispiel habe ich hier mal einen A3930 von Allegro. Diesen verlöte ich mittels Lötpaste durch eine SMD-Schablone und reflow Ofen. Ich hatte aber schon den Fall, dass sich Lötzinn vom Kühlpad mit einem Pin verbunden hat und es dadurch zu einem Kurzschluss kam (der schwer zu finden und zu beheben war). Daraufhin habe ich ein paar Vias auf das Pad gesetzt. Das funktioniert zwar, aber ich weiß nicht genau, ob nicht zu viel Lötzinn durch die Vias "abfließt" und dadurch das Pad zu wenig verlötet wird. Wie ist denn da die normale Vorgehensweise? Kennt sich da jemand aus? Sollte man auf die Vias verzichten und eine dünnere SMD Schablone verwenden? Wie gesagt, mit dem Vias funktioniert das zwar aber mich würde generell interessieren, wie das Profis handhaben. Danke schon mal für eure Antworten! -lexman
Angehängte Dateien:
-
ic.PNG
2 KB
@Alex Spielberg (lexman) >Als Beispiel habe ich hier mal einen A3930 von Allegro. Diesen verlöte >ich mittels Lötpaste durch eine SMD-Schablone und reflow Ofen. Ich hatte >aber schon den Fall, dass sich Lötzinn vom Kühlpad mit einem Pin >verbunden hat und es dadurch zu einem Kurzschluss kam (der schwer zu >finden und zu beheben war). Hast du keine Lötstopmaske? Bzw. wie soll das bei DEM IC passieren, sie Abstände sind doch riesig? > Daraufhin habe ich ein paar Vias auf das Pad >gesetzt. Die braucht man meist sowieso, thermal vias. > Das funktioniert zwar, aber ich weiß nicht genau, ob nicht zu >viel Lötzinn durch die Vias "abfließt" und dadurch das Pad zu wenig >verlötet wird. Man muss sie nur klein geng machen, so 0,3-0,5mm Durchmesser. Dazu gibt es auch ein paar Application Notes. >Wie ist denn da die normale Vorgehensweise? Kennt sich da jemand aus? >Sollte man auf die Vias verzichten und eine dünnere SMD Schablone >verwenden? Warum? >Wie gesagt, mit dem Vias funktioniert das zwar aber mich würde generell >interessieren, wie das Profis handhaben. Die haben eine passende Pastenschablone und bringen halt eine dünne Schicht Lotpaste auf. Fertig. Die thermischen VIAs gibt es meist auch. Das Abfließen des Lots ist eher günstig, damit verhindert man ggf. ein Aufschwimmen des ICs. Bei größeren ICs wird sogar nur ein Schachbrettmuster für die Lotpaste auf das thermmal pad gedruckt, damit nicht zuviel davon auf das Pad kommt.
Falk B. schrieb: > Bei größeren ICs wird sogar nur ein > Schachbrettmuster für die Lotpaste auf das thermmal pad gedruckt, damit > nicht zuviel davon auf das Pad kommt. Ja, das kann ich bestätigen. Man muss dabei nur unbedingt darauf achten, dass der Lötstopplack auf der gesamten Padfläche ausgespart ist und keine Stege stehen bleiben. Je nach Layoutprogramm gibt es da ggf. Einschränkungen. Wichtig ist außerdem, dass Vias entweder komplett durchgängig oder verschlossen sind, damit sich darin keine Luftblase verfängt. Ungefüllte Sacklöcher im Pad wären da eine Katastrophe.
Alex S. schrieb: > Wie ist denn da die normale Vorgehensweise? Kennt sich da jemand aus? > Sollte man auf die Vias verzichten und eine dünnere SMD Schablone > verwenden? Man nimmt nicht wegen einem IC eine dünnere Schablone. Dein Problem: http://i.cmpnet.com/wirelessnetdesignline/2007/10/screaming-fig1.jpg Die Lösung ist, durch kleinere Rechtecke (statt einem grossen) das Lötzinn zu vermindern. http://i.cmpnet.com/wirelessnetdesignline/2007/10/screaming-fig2.jpg
Danke für eure Einschätzungen! Das mit dem Schachbrettmuster werde ich mir mal genauer überlegen. Die Vias machen für mich insofern weiterhin Sinn, dass ich die Wärme auch auf die Platinenunterseite ableiten kann. @Falk Brunner (falk) Du hast diesbezüglich Application Notes angesprochen. Kannst du mir noch einen Tipp geben, wo ich die finde?
Texas Instruments hat für ihre QFN/Powerpad Gehäuse einige gute Appnotes. Bei meinen Platinen arbeite ich immer mit dem Schachbrettmuster, sodass ca. 60% der Fläche mit Paste bedruckt werden. Thermal Vias platziere ich möglichst unter den Stegen der Schablone.
@ Alex Spielberg (lexman) >Das mit dem Schachbrettmuster werde ich mir mal genauer überlegen. Die >Vias machen für mich insofern weiterhin Sinn, dass ich die Wärme auch >auf die Platinenunterseite ableiten kann. Sie sind bei PowerICs zwingend notwendig, und das nicht zu knapp! >Du hast diesbezüglich Application Notes angesprochen. Kannst du mir noch >einen Tipp geben, wo ich die finde? AN-1520 von TI.
Falk B. schrieb: > Sie sind bei PowerICs zwingend notwendig, und das nicht zu knapp! Es gibt auch ICs mit eher mäßiger Verlustleistung, die aber trotzdem mit Wärmeleitpad versehen sind, z.B. TI AMC7812 oder etliche ATtiny im QFN-Gehäuse. Bei denen muss man dann ins Datenblatt schauen, ob das Pad an irgendein Versorgungspotential angeschlossen werden soll. In solchen Fällen genügt dann eine einfache Verbindung zum betreffenden äußeren Pad oder ein normales Via.
Falk B. schrieb: >>Du hast diesbezüglich Application Notes angesprochen. Kannst du mir noch >>einen Tipp geben, wo ich die finde? > > AN-1520 von TI. Super Danke, sieht interessant aus. Noch etwas: Wenn ich die Wärme durch thermal vias auf die Platinenunterseite auf eine Fläche ableite, macht es dann Sinn dort einen Teil des Lötstopplacks wegzulassen? Oder hat das nur Vorteile wenn ich direkt darauf einen Kühlkörper machen will.
@Alex Spielberg (lexman) >eine Fläche ableite, macht es dann Sinn dort einen Teil des >Lötstopplacks wegzulassen? Nein, eher ein Nachteil. Metallisch blanke Flächen strahlen nur wenig Wärme ab, weil sie einen kleinen Emissionskoeffizienten haben. Die Temperaturdifferenz ist ausserdem eher zu gering für nennenswerte Abstrahlung. >Oder hat das nur Vorteile wenn ich direkt >darauf einen Kühlkörper machen will. Ja.
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.