Erste eigene Platine

[Sven G. (sven1987h)]

Moin alle zusammen,

ich habe gestern meine erste eigene Platine selbst geroutet und wollte 
mal fragen was man noch besser machen kann.
Da es meine erste ist, ist sie sicher alles andere als Perfekt und da 
ich niemanden in meinem umfeld kenne der mir sagen kann was man besser 
machen kann oder was total falsch ist dachte ich frage mal hier nach.
Da es zum ende hin immer weniger platz wurde gab es leider einige 
leiterbahnen die ich 2 bis 3 mal durchkontaktieren musste kann man das 
machen oder würdet ihr sagen das ist gefuscht und muss anders gehen?
Wenn sich jemand das projekt in kicad selber anschauen mag soll mir kurz 
schreiben dann stelle ich die kicad datei auchnoch ein :)

LG Sven

[Thomas F. (igel)]

Sind Pin 4 & 6 des Atmega überhaupt an VCC angeschlossen?

C1, C4 und C5 sind falsch platziert. Die gehören in die Leitung 
gesetzt, nicht in einen Seitenzweig. Die Leiterbahnbreite ist auch eher 
dünn.
http://www.lothar-miller.de/s9y/categories/14-Entkopplung

C2 und C3 sitzen auch ungünstig
http://www.lothar-miller.de/s9y/categories/33-Quarz

Setze R1 irgendwo nach rechts zum ISP. Dann sparst du dir einige Vias.

[Chris L. (kingkernel)]

Was mir als erstes Aufgefallen ist.
- Leiterbahnen zu dünn
- 90°-Knicke in den Leiterbahnen solltest du dir gleich abgewöhnen
- Abblockkondensatoren an allen IC's fehlt (Spannungsregler und AVR)
- Ein solch einfaches Layout bekommt man problemlos auch einseitig hin

Als erste Layouts haben wir hier schon schlimmere sachen gesehen. da 
besteht potential

[Sven G. (sven1987h)]

jap 4 & 5 sind tatsächlich nicht angeschlossen wenn ich jetzt aber 
versuche 4 oder 5 auf die 5 volt schiene zu legen (in der mitte des 
atmels)  beschwert er sich das ich zu nah an der durchkontaktierung bin, 
aber da will ich ja genau drauf :D :D. Kann sich das einer erklären?

Die anderen vorschläge werde ich auch noch umsetzen :)

[Sven G. (sven1987h)]

Chris L. schrieb:
> Was mir als erstes Aufgefallen ist.
> - Leiterbahnen zu dünn
ok wie dick sollten sie den sein? Habe da jetzt einfach mal die 
einstellungen von kicad genommen :).
> - 90°-Knicke in den Leiterbahnen solltest du dir gleich abgewöhnen
Ja stimmt nicht das da noch was herausfällt :D
> - Abblockkondensatoren an allen IC's fehlt (Spannungsregler und AVR)
> - Ein solch einfaches Layout bekommt man problemlos auch einseitig hin
Habe ich mir auch schon gedacht aber wie kann man die bautele so legen 
das alle pins auf der einen seite liegen?
>
> Als erste Layouts haben wir hier schon schlimmere sachen gesehen. da
> besteht potential

Danke, danke :)

[genervt (Gast)]

Sven G. schrieb:

> ok wie dick sollten sie den sein? Habe da jetzt einfach mal die
> einstellungen von kicad genommen :).

So dick wie möglich wenn Last fließen soll. Signalleitungen (oder welche 
mit Strömen im mA-Bereich so dünn machen dass sie noch zuverlässig 
gefertigt werden können.
Anhaltspunkt: https://www.mikrocontroller.net/articles/Leiterbahnbreite
(Den Spannungsabfall ggf. nicht vergessen!)

[Mitleser (Gast)]

Moin,

da steht glaube ich für die Leiterbahnenbreite ca. 0,2 mm. Ich würde auf 
min. 0,4 oder 0,6 mm gehen. Stört ja nicht und du kannst später noch an 
den Leiterbahnen rumlöten etc.

[Fabian (Gast)]

Das Package der 100n (C1, C4) erscheint mir ziemlich groß. Hier wäre 
0805 angebracht.

[Michael H. (Gast)]

Chris L. schrieb:
> Was mir als erstes Aufgefallen ist.
> - Leiterbahnen zu dünn
Kann ich nur zustimmen! So groß wie möglich immer machen.
0.25mm für den Chinesen ist für Signale Sinnvoll, 0.2 meistens möglich.
0.15mm sollte man im Hobbybereich die Finger weg lassen. Zumindest zur 
Zeit...
> - 90°-Knicke in den Leiterbahnen solltest du dir gleich abgewöhnen
... und auch unnötige Antennen. Rechts und Links vom ATMEGA.
> - Abblockkondensatoren an allen IC's fehlt (Spannungsregler und AVR)
Der Spannungsregler sollte man ein stehendes Package nehmen, oder der 
7805 als SOIC.
> - Ein solch einfaches Layout bekommt man problemlos auch einseitig hin
Muss für den Anfang nicht sein.

Schau dass Du GND Vias noch auf die Plane setzt. Hilft gegen Störungen.

Auch immer den kürzesten Weg bei Leiterbahnen nehmen.

> Als erste Layouts haben wir hier schon schlimmere sachen gesehen. da
> besteht potential
Dito.

[Teo D. (teoderix)]

Mitleser schrieb:
> Ich würde auf
> min. 0,4 oder 0,6 mm gehen. Stört ja nicht und du kannst später noch an
> den Leiterbahnen rumlöten etc.

Jo, so dick wie möglich (natürlich in vernünftigen Grenzen), so dünn 
wie nötig. Alleine schon wegen der Mechanischen-Stabilität, 
thermischer Ableitung...

Fabian schrieb:
> Das Package der 100n (C1, C4) erscheint mir ziemlich groß. Hier wäre
> 0805 angebracht.

Oder gleich 0603er.

[Boris O. (bohnsorg)]

Chris L. schrieb:
> 90°-Knicke in den Leiterbahnen solltest du dir gleich abgewöhnen

Dem elektrischen Feld ist es im MHz-Bereich egal. Das ist ein Problem 
aus dem GHz-Bereich (sagen wir 0,1GHz).

Chris L. schrieb:
> - Ein solch einfaches Layout bekommt man problemlos auch einseitig hin

Nicht umsonst benutzen Auto-Router beide Seiten, um etwa die Massefläche 
kompakt zu halten. Ein paar geschickte Durchkontaktierungen sparen 
Potenzialdifferenz. (Man könnte auch alle nicht-einfachen Layouts in 
einfache zerlegen und auf rein einseitige Fertigung umsteigen. Irgendwie 
scheint aber das Gegenteil wirtschaftlicher zu sein.)

genervt schrieb:
> So dick wie möglich wenn Last fließen soll.

Wenn die Last ein µC-Pin ist, der in einem QFN-Gehäuse steckt und 
vielleicht 500mW Wärme abgeben kann, dann sind 0.2mm auf 5cm Leitungsweg 
nicht der Rede wert erwärmt, bevor der µC den Hitzetod stirbt.

Der Oszillator-Kritik schließe ich mich an – wenn ich den auch nur 
erahnen kann, weil der Schaltplan fehlt. AVR186 ist dein Freund. Ich 
würde die Oszillatorpins auch nicht weiter routen. Wenn du eine flexible 
Platine brauchst, mit und ohne Quarz, dann mach' zwei Layouts. 
(Leitungen haben Kapazität.)

[Sven G. (sven1987h)]

Erstmal vielen vielen danke für soviel resonanz echt ein super Forum 
hier ;).
Ich bin die Platine gerade ganz am neu Routen und wollte mal fragen ob 
iwas dagegen spricht C1 auch durch einen 0805 footprint zu ersetzen 
würde extrem viel platz sparen :).

LG Sven

[Martin O. (ossi-2)]

Ich würd den 7805 nicht über die Platine überstehen lassen
und unter ihm keine Vias anordnen, die ggf. mit der Kühlfahne
des 7805 einen Kurzschluss bilden können.

[Sven G. (sven1987h)]

Martin O. schrieb:
> Ich würd den 7805 nicht über die Platine überstehen lassen.
Stimmt da hast du recht er sollte ganz auf die platine gelötet werden 
zwecks wärmeableitung.

> und unter ihm keine Vias anordnen, die ggf. mit der Kühlfahne
> des 7805 einen Kurzschluss bilden können.
Ok den einen den ich da gezogen habe sollte keinen kontakt zur 
massefläche bekommen da die ja einiges weiter oben ist. Aber 
grunfsätzöich hast du recht sollte man da nix drunterher ziehen, wird 
auch geändert ;).

[Teo D. (teoderix)]

Sven G. schrieb:
> C1 auch durch einen 0805 footprint zu ersetzen
> würde extrem viel platz sparen :).

Ich schau jetzt nicht nach was C1 so für werte hat.
Du musst Dich schon informieren, in was für Bauformen Du so ein Bauteil 
bekommen kannst und DANN das Layout entwickeln!

[Sven G. (sven1987h)]

Teo D. schrieb:
> Sven G. schrieb:
>> C1 auch durch einen 0805 footprint zu ersetzen
>> würde extrem viel platz sparen :).
>
> Ich schau jetzt nicht nach was C1 so für werte hat.
> Du musst Dich schon informieren, in was für Bauformen Du so ein Bauteil
> bekommen kannst und DANN das Layout entwickeln!

Du hast recht da hätte ich einfach selber nachschauen können dann hätte 
ich gesehen das es die auch als 0805 gibt :). Ich gelobe besserung :D.

[Teo D. (teoderix)]

Sven G. schrieb:
> Stimmt da hast du recht er sollte ganz auf die platine gelötet werden
> zwecks wärmeableitung.

Ohne ausreichend Kupferfläche, auf beiden Seiten inkl. Duko-Wäldchen, 
bringt das nix (bei 35µm). Dann schon lieber senkrecht stellen (viel 
Luft). 1Watt geht da noch eben so, wenn das Gehäuse wirklich gut 
belüftet ist!

[Bülent C. (mirki)]

Das mit dem Quarz ist nicht sauber. Zudem sollten nach Möglichkeit auch 
keine Signalleitungen drunter entlang gehen.
Um den Quarz herum keine Massefläche.
Leitungen so kurz wie Möglich
Masse sollte vom Quarz auf dem direktem Wege zum Taktversorgendem IC 
geführt werden.

Anbei, wie man es machen könnte.

[Max B. (theeye)]

Sven G. schrieb:
> [...] da
> ich niemanden in meinem umfeld kenne der mir sagen kann was man besser
> machen kann oder was total falsch ist dachte ich frage mal hier nach.

Man sollte immer zuerst im Wiki nachsehen ;-)

Richtiges Designen von Platinenlayouts

Gruß Max

[Teo D. (teoderix)]

Bülent C. schrieb:
> Das mit dem Quarz ist nicht sauber.

Ach was, passt doch prima. Massefläche wech und die Leiterbahn /außen 
herum/ führen...
Wichtiger ist die direkte Anbindung an den GND-Pin vom µC und das ist 
hier gegeben!