nabend ;) ich möchte mit einem atmega32 oder ähnliches eine sram "Verwaltung" bauen, sinn und zweck möchte ich so nicht weiter besprechen, ich möchte über Uart die Steuerbefehle und Adresse von einem anderen Controller senden und dann die 8 bit Datenbus am anderen Controller hängen oder auch über Uart dann austauschen, das weiß ich noch nicht genau. dies klappt bisher auch gut aber nur mit einem SRAM Baustein. ich würde nun die ganze Sache erweitern und mir die Platine auch ätzen, nur bevor es zu Fehlern kommt in der Beschaltung wollte ich euch mal um Rat fragen ob es so überhaupt möglich ist.
bei 4 SRAM hänge doch gleich noch 1/2 74HC139 Decoder mit rein und erweitere um 2 Adressbits. Plan sieht plausibel aus für mich, vergiss aber trotzdem nicht ein paar 100-220 nF an VCC, eingezeichnet ist da nix, VCC GND
:
Bearbeitet durch User
Oder gleich einen größeren S-RAM nehmen. Ist doch heute kein Problem mehr.
Joachim B. schrieb: > bei 4 SRAM hänge doch gleich noch 1/2 74HC139 Decoder mit rein und > erweitere um 2 Adressbits. Stimmt, somit könnte ich pins sparen. da es evt auch 8 werden. > Plan sieht plausibel aus für mich, vergiss aber trotzdem nicht ein paar > 100-220 nF an VCC, eingezeichnet ist da nix, VCC GND ja das befindet sich auf dem 2ten Blatt des Schaltplans. was ich noch am überlegen bin ein paar Elkos in der nähe zu verbauen um kleinere Spannungsausfälle zu überbrücken. > Oder gleich einen größeren S-RAM nehmen. Würde ich, aber von dem RAM habe ich ca 100 Stück geschenkt bekommen. Warum etwas neu kaufen wenn noch vorhanden. kurze frage noch, habe es öfters gesehen das leute so genante "3 state latch "bausteine dazwischen geschaltet haben, ich frage mich nur warum, was bringt das?
Verstehe ich auch nicht warum 4 rel. kleine... Falls die Geschwwindigkeit nicht so wichtig ist: die Speichergrösse bekommt man auch schon in SO8 als seriellen RAM. Parallelzugriff: nimm einen Prozessor mit ext. Speicherinterface, vereinfacht und verschnellert den Zugriff (z.B. ATMega8515) und der Compiler kann auch besser damit umgehen. Portgeschaufel musst du zu Fuss erledigen.
> kurze frage noch, habe es öfters gesehen das leute so genante "3 state > latch "bausteine dazwischen geschaltet haben, ich frage mich nur warum, > was bringt das Zeitmultiplex für IO-Pins und um somit an selbigen zu sparen.
@SRAM (Gast) >> Oder gleich einen größeren S-RAM nehmen. >Würde ich, aber von dem RAM habe ich ca 100 Stück geschenkt bekommen. >Warum etwas neu kaufen wenn noch vorhanden. Weil ein 128kB SRAM weniger als ein Appel & Ei kostet, 2 Euro oder so. Dafür löte ich nicht 4 olle 32kB SRAMs auf. Ich hab mal vor fast 20 Jahren im Praktikum 128kB SRAMs dutzendfach gewechselt und geschenkt bekommen. Selbst damals war das praktisch nur noch Müll. >kurze frage noch, habe es öfters gesehen das leute so genante "3 state >latch "bausteine dazwischen geschaltet haben, ich frage mich nur warum, >was bringt das? Hier gar nichts. Ausserdem sollte man eine AVR mit XMEM Interface nehmen, denn damit ist der Zugriff auf dem SRAM deutlich schneller und vor allem transparent. Sprich, man muss nicht mit Funktionen hantieren sondern kann ganz einfach wie mit internem SRAM arbeiten. Das Ansteuern per Software ist Unsinn. https://www.mikrocontroller.net/articles/Speicher#Mit_XMEM-Interface
SRAM schrieb: > Stimmt, somit könnte ich pins sparen. da es evt auch 8 werden. dann statt 74HC139 den 74HC138 mit 8 Ausgänge und +3 Addressbits SRAM schrieb: > kurze frage noch, habe es öfters gesehen das leute so genante "3 state > latch "bausteine dazwischen geschaltet haben, ich frage mich nur warum, > was bringt das? na ja du könntest die Addressen es können ja bis zu 18 Bit werden in 3x 8 aufteilen erstes Latch beschicken untersten 8 Bit A0-7 zweites Latch beschicken mittelsten 8 Bit A8-15 drittes Latch beschicken obersten 2 Bit A16-17, R/W + Enable für den Decoder, dann werden alle 18 Bit, R/W, + EN rausgejagt und du kannst lesen oder schreiben. benötigst dann nur 2x 8bit Port SRAM schrieb: > Würde ich, aber von dem RAM habe ich ca 100 Stück geschenkt bekommen. > Warum etwas neu kaufen wenn noch vorhanden. um den heftigen Verdrahtungsplatinenaufwand zu sparen. Hier liegen auch noch 4Mbit (512k*8) rum, wollte ich immer mal in den PC1500 einbauen, aber wozu? die Zeiten sind vorbei, damals reichte mir 32k*8 nutzbar 28k, heute wüsste ich nix mehr mit anzufangen.
:
Bearbeitet durch User
H.Joachim S. schrieb: > Verstehe ich auch nicht warum 4 rel. kleine... > > Falls die Geschwwindigkeit nicht so wichtig ist: die Speichergrösse > bekommt man auch schon in SO8 als seriellen RAM. > > Parallelzugriff: nimm einen Prozessor mit ext. Speicherinterface, > vereinfacht und verschnellert den Zugriff (z.B. ATMega8515) und der > Compiler kann auch besser damit umgehen. Portgeschaufel musst du zu Fuss > erledigen. es geht auch um den Lern Effekt um so etwas zu verwalten. g457 schrieb: >> kurze frage noch, habe es öfters gesehen das leute so genante "3 > state >> latch "bausteine dazwischen geschaltet haben, ich frage mich nur warum, >> was bringt das > > Zeitmultiplex für IO-Pins und um somit an selbigen zu sparen. ok verstehe Falk B. schrieb: > @SRAM (Gast) > >>> Oder gleich einen größeren S-RAM nehmen. > >>Würde ich, aber von dem RAM habe ich ca 100 Stück geschenkt bekommen. >>Warum etwas neu kaufen wenn noch vorhanden. > > Weil ein 128kB SRAM weniger als ein Appel & Ei kostet, 2 Euro oder so. > Dafür löte ich nicht 4 olle 32kB SRAMs auf. Ich hab mal vor fast 20 > Jahren im Praktikum 128kB SRAMs dutzendfach gewechselt und geschenkt > bekommen. Selbst damals war das praktisch nur noch Müll. > wie ich oben schon gesagt habe, sinn und zweck will ich nicht erläutern. >>kurze frage noch, habe es öfters gesehen das leute so genante "3 state >>latch "bausteine dazwischen geschaltet haben, ich frage mich nur warum, >>was bringt das? > > Hier gar nichts. > > Ausserdem sollte man eine AVR mit XMEM Interface nehmen, denn damit ist > der Zugriff auf dem SRAM deutlich schneller und vor allem transparent. > Sprich, man muss nicht mit Funktionen hantieren sondern kann ganz > einfach wie mit internem SRAM arbeiten. Das Ansteuern per Software ist > Unsinn. > > https://www.mikrocontroller.net/articles/Speicher#... wie gesagt Lern Effekt
@SRAM (Gast) >> https://www.mikrocontroller.net/articles/Speicher#... >wie gesagt Lern Effekt neue Recht Schreibung?
SRAM schrieb: > klappt bisher auch gut aber nur mit einem SRAM Baustein. ich würde nun > die ganze Sache erweitern und mir die Platine auch ätzen, Na gut. Wenn es nicht auch eine Platinenübung sein soll (es gibt eigentlich nichts langweiligeres als solch eine RAM-Platine) dann pack die 3 zusätzlichen Huckepack auf den schon bestehenden und verdrahte nur die CS-Leitungen an den Dekoder.
Falk B. schrieb: > @SRAM (Gast) > >>> https://www.mikrocontroller.net/articles/Speicher#... > >>wie gesagt Lern Effekt > > neue Recht Schreibung? mein gott..... habs mit meinem "schmandphone" geschrieben. H.Joachim S. schrieb: > Na gut. > > Wenn es nicht auch eine Platinenübung sein soll (es gibt eigentlich > nichts langweiligeres als sol doch auch da geht's es mir drum. ich habs mir schon fast gedacht das es wieder so in den dreck gezogen wird.... ich möchte mit alten komponenten und alter hardware ein altes system aufbauen um es zu verstehen und co. klar ich kann auch nen arm cpu nehmen und fertig...
Du hast ja ne ganz schöne Meise.... Da sollte nichts "in den Dreck gezogen" werden, sondern der Schmarrn wäre einfach ruck zuck fertig gewesen.
Das mit dem Latch, das angesprochen wurde, wurde damals aus Leitungs-Sparmaßnahmen gemacht. Die Adressen A0-A7 und D0-D7 waren auf den selben 8 Eingans/Ausgangs-Pins der Controllers/Prozessors und im Latch wurde die Adresse am Anfang des Lesezyklus über eine ALE (Address Latch Enable) Leitung gespeichert.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.