Guten morgen, ich habe eine Frage zum Wikipediaartikel über CMOS. Unter Technik https://de.wikipedia.org/wiki/Complementary_metal-oxide-semiconductor#Technik steht dort folgendes: >Eine niedrige Spannung von ca. 0 V am Eingang (E) des Inverters entspricht dabei >der logischen „0“. Sie sorgt dafür, dass nur die p-Kanal-Komponente Strom leitet >und somit die Versorgungsspannung mit dem Ausgang (A) verbunden ist. Das ergibt für mich keinen Sinn. Soweit ich weiss, sollte bei 0V weder ein NMOS- noch ein PMOS-Transistor durchschalten. Siehe Kennlinie dieser Seite: http://www.tf.uni-kiel.de/matwis/amat/mw2_ge/kap_6/backbone/r6_4_3.html Stattdessen müsste eine negative Spannung anliegen, damit der PMOS-Transistor schaltet. Grüße
Aus sicht des P-Kanal MOSFET hast du auch eine Negative Spannung, denn dessen Source Anschluss ist mit +5V verbunden.
student02 schrieb: > Guten morgen, ich habe eine Frage zum Wikipediaartikel über CMOS. > ... ergibt für mich keinen Sinn. Soweit ich weiss, sollte bei 0V weder > ein NMOS- noch ein PMOS-Transistor durchschalten. > Stattdessen müsste eine negative Spannung anliegen, damit der > PMOS-Transistor schaltet. Entscheidend ist nicht die Spannung bezüglich GND am Gate des MOSFET, sondern die Spannung die zwischen Gate und Source des MOSFET anliegt. Im CMOS-Inverter ist Source des p-Kanal MOSFET mit der (positiven) Versorgungsspannung verbunden. Und jetzt überlege nochmal, wie groß die Gate-Source Spannung ist, wenn der Eingang des Inverters auf GND liegt.
Axel S. schrieb: > Entscheidend ist nicht die Spannung bezüglich GND am Gate des MOSFET, > sondern die Spannung die zwischen Gate und Source des MOSFET anliegt. Ah, das erklärt einiges. So ganz verstehen tue ich die Schaltung aber noch nicht: Im konkreten Fall auf der Wikipediaseite ist der Source-Anschluss des p-Kanal-FETs (also der obere) mit dem Drain des n-Kanal-FETs und dem Ausgang verbunden. Wenn ich jetzt 0V an den Eingang anlege, sollte der n-Kanal-FET (also der untere) sperren, da die Gate-Source-Spannung dann 0V beträgt. Das macht schonmal Sinn, doch welches Potential liegt jetzt am Source des p-Kanal-FETs an? Soweit ich das sehen kann, doch die des Ausgangs. Also Ugs = Eingang - Ausgang. Man nehme jetzt an, der Eingang war davor auf +1V. Das würde bedeuten, dass der Ausgang davor auf Masse geschaltet hat, da es sich schließlich um einen Inverter handelt. Würde ich jetzt aber 0V an den Eingang anlegen, würde die Spannungs zwischen Source des p-Kanal-FETs und dem Eingang 0V betragen. Es dürfte eigentlich nichts passieren. Warum geht es trotzdem?
student02 schrieb: > Ah, das erklärt einiges. So ganz verstehen tue ich die Schaltung aber > noch nicht: Im konkreten Fall auf der Wikipediaseite ist der > Source-Anschluss des p-Kanal-FETs (also der obere) mit dem Drain des > n-Kanal-FETs und dem Ausgang verbunden. Nein, Source des PMOS ist mit VDD verbunden. Die beiden Drain-Anschlüsse von NMOS und PMOS sind verbunden. Source des NMOS ist auf GND.
student02 schrieb: > auf der Wikipediaseite ist der > Source-Anschluss des p-Kanal-FETs (also der obere) mit dem Drain des > n-Kanal-FETs und dem Ausgang verbunden. Nein, ist er nicht. Die Drain-Anschlüsse der beiden MOSFETs sind verbunden. Source liegt auf Vcc bzw. GND (für p- respektive n-MOSFET) Bei einem Anreicherungs-MOSFET ist der Kanal durch die drei kurzen Striche symbolisiert. Der Strich am einen Ende ist Drain, der am anderen Ende ist Source. Am mittleren Teil ist ein Pfeil, der die Sperrschicht zwischen Kanal und Substrat symbolisiert. Und wie bei einer Diode (und einem Bipolartransistor) zeigt der Pfeil von P nach N. Bei einem p-Kanal MOSFET also vom Kanal weg. Das Substrat (das andere Ende des Pfeils) ist mit einem der beiden Enden des Kanals verbunden. Und erst durch diese Verbindung wird dieses Ende der Source-Anschluß des MOSFETs. Im Schaltbild des CMOS-Inverters auf Wikipedia zeigt der Source-Anschluß des p-Kanal MOSFET nach oben und der des n-Kanal MOSFET nach unten.
:
Bearbeitet durch User
Achso, danke. Warum verbindet man denn das Substrat mit dem Source-Anschluss? Ist das nicht eigentlich ziemlich egal?
student02 schrieb: > Achso, danke. Warum verbindet man denn das Substrat mit dem > Source-Anschluss? Ist das nicht eigentlich ziemlich egal? Diskrete MOSFETs haben nur 3 Anschlüsse [1] und deswegen muß das Substrat mit einem der beiden Kanal-Enden verbunden werden. Und wie bereits gesagt, man verbindet nicht das Substrat mit dem Source- Anschluß, sondern der mit dem Substrat verbundene Anschluß wird erst durch diese Verbindung zu Source. Ohne diese Verbindung wären Source und Drain austauschbar. Und weil wir schon dabei sind: für die MOSFET in IC gilt die "Dreibein" Regel nicht. Tatsächlich verwenden alle(!) n-Kanal MOSFET in einem IC das gleiche Substrat und das Substrat liegt an GND. Genauso verwenden alle p-Kanal MOSFET Vcc als Substrat. Daran mußt du denken, wenn du versuchst die Innenschaltung eines CMOS-NAND oder -NOR zu verstehen. Für diese 4-beinigen MOSFET [2] ist die Steuergröße die Spannung zwischen Gate und Substrat. [1] es gibt (gab?) exotische MOSFET mit einem separat herausgeführten Substrat-Anschluß (Substrat = englisch bulk) [2] genau genommen ist für alle MOSFET die wahre Steuergröße die Spannung zwischen Gate und Substrat. Für dreibeinige MOSFET ist Gate-Source aber natürlich das gleiche wie Gate-Substrat
Axel S. schrieb: > [...] Genauso verwenden > alle p-Kanal MOSFET Vcc als Substrat. [...] Das gilt nicht für Analogschaltungen. Da legt man bisweilen die N-Wanne auf ein anderes Potential. Sonst natürlich Full ACK.
Nachtrag: Axel S. schrieb: > Und weil wir schon dabei sind: für die MOSFET in IC gilt die "Dreibein" > Regel nicht. Tatsächlich verwenden alle(!) n-Kanal MOSFET in einem IC > das gleiche Substrat und das Substrat liegt an GND. Genauso verwenden > alle p-Kanal MOSFET Vcc als Substrat. Daran mußt du denken, wenn du > versuchst die Innenschaltung eines CMOS-NAND oder -NOR zu verstehen. Leider findet man im Netz oft falsche Innenschaltungen für CMOS-Logik. Z.B. ist das NOR hier falsch: http://www.darc.de/fileadmin/filemounts/referate/ajw/Onlinelehrgang/a14/Bild14-30.GIF (der p-MOSFET zu E2 hat Bulk und Source nicht verbunden). Die korrekte Schaltung für das NOR sieht man hier: http://www.netzmafia.de/skripten/digitaltechnik/cmos-nand.gif Meistens zeichnet man die genauen Verbindungen der Substrat-Anschlüsse gar nicht mehr explizit in den Schaltplan, sondern zeichnet die MOSFETs mit scheinbar unbeschaltetem Substrat wie hier: https://upload.wikimedia.org/wikipedia/commons/thumb/6/68/Cmos_or.svg/220px-Cmos_or.svg.png
Axel S. schrieb: > Diskrete MOSFETs haben nur 3 Anschlüsse [1] und deswegen muß das > Substrat mit einem der beiden Kanal-Enden verbunden werden. > Ohne diese Verbindung wären Source und Drain austauschbar. Was wäre denn so schlimm daran, wenn Source und Drain austauschbar wären? Irritieren tut mich folgendes: Die Idee hinter dem MOS-FET ist ja, dass 2 PN-Übergänge entgegengesetzt geschaltet werden. Solange die Gatespannung Ugs=0 ist, ist es egal wie man die Spannung Usd polt - es wird nie ein Strom fließen. Und zwar, weil immer ein PN-Übergang sperren wird (wenn man mal von Durchbruch und so absieht). Wenn ich nun aber Source und Substrat miteinander verbinde, dann eliminiere ich doch einen PN-Übergang - in etwa so als ob ich einen Widerstand mit 0 Ohm parallel zum pn-Übergang zwischen Source und Substrat schalte. Danach ist die ursprüngliche Funktion des MOS-FET zerstört - zumindest nach meiner Meinung.Denn wenn ich nun im Falle eines p-Kanal-MOS-FETs Masse an das Substrat (also Source) lege, und den Drain mit einer positiven Spannung beschalte, dann sollte unabhängig von der Spannung Ugs der MOS-FET wie eine Diode funktionieren.
Axel S. schrieb: > Meistens zeichnet man die genauen Verbindungen der Substrat-Anschlüsse > gar nicht mehr explizit in den Schaltplan, sondern zeichnet die MOSFETs > mit scheinbar unbeschaltetem Substrat wie hier: Oder lässt das Substrat ganz weg und spart die umständlichen Lücken im Kanal auch noch ein. Sieht nicht direkt danach aus, aber meist ist sowas hier EnhMode. Wenn im Plan aber auch noch welche mit Lücken zu sehen sind, dann steht das hier für DeplMode: https://upload.wikimedia.org/wikipedia/commons/6/61/IGFET_N-Ch_Enh_Labelled_simplified.svg https://upload.wikimedia.org/wikipedia/commons/c/c4/IGFET_P-Ch_Enh_Labelled_simplified.svg Auf den Knubbel für P-Kanal sollte man sich auch nicht verlassen, wenn das aus dem Kontext heraus erschliessbar ist.
:
Bearbeitet durch User
student02 schrieb: > Irritieren tut mich folgendes: Die Idee hinter dem MOS-FET ist ja, dass > 2 PN-Übergänge entgegengesetzt geschaltet werden. Solange die > Gatespannung Ugs=0 ist, ist es egal wie man die Spannung Usd polt - es > wird nie ein Strom fließen. Und zwar, weil immer ein PN-Übergang sperren > wird (wenn man mal von Durchbruch und so absieht). Du beschreibst gerade einen Bipolartransistor. [Wobei der auch nur in eine Richtung sperren kann, sonst leitet die B-C-Diode] BJTs sind idR immer stark asymmetrisch, insbesondere ist die Sperrspannung stark asymmetrisch (für normale BJTs verträgt die B-E-Strecke rückwärts nur Werte um 3-8 V) und das hFE ist im Vorwärts- und Inversbetrieb deutlich anders. BJTs funktionieren auch völlig anders als FETs.
:
Bearbeitet durch User
student02 schrieb: > Axel S. schrieb: >> Diskrete MOSFETs haben nur 3 Anschlüsse [1] und deswegen muß das >> Substrat mit einem der beiden Kanal-Enden verbunden werden. > >> Ohne diese Verbindung wären Source und Drain austauschbar. > > Was wäre denn so schlimm daran, wenn Source und Drain austauschbar > wären? Hat irgend jemand von "schlimm" gesprochen? Fakt ist: man muß das Substrat irgendwo anschließen - weil es ja Bezugspunkt für die Steuerspannung ist. Und für die normale Funktion eines MOSFET kann man es problemlos mit einem der beiden Enden des Kanals verbinden. Der MOSFET wird dadurch asymmetrisch, was in 99% aller Anwendungen OK ist. Das eine Prozent sind die Fälle, wo man den MOSFET in einem Transmission-Gate (aka Analogschalter) verwendet. Diese CMOS-Schaltung kann man so nur mit integrierten (symmetrischen) MOSFET bauen. https://de.wikipedia.org/wiki/Transmission-Gate > Die Idee hinter dem MOS-FET ist ja, dass > 2 PN-Übergänge entgegengesetzt geschaltet werden. Keineswegs. Die pn-Übergänge von Source/Drain zum Substrat dienen der Isolation. Im Normalfall sind die beide gesperrt. > Wenn ich nun aber Source und Substrat miteinander verbinde, dann > eliminiere ich doch einen PN-Übergang - in etwa so als ob ich einen > Widerstand mit 0 Ohm parallel zum pn-Übergang zwischen Source und > Substrat schalte. Richtig. Und das ist auch gar kein Problem. > Danach ist die ursprüngliche Funktion des MOS-FET zerstört - zumindest > nach meiner Meinung. Deine Meinung ist falsch. Alle diskreten MOSFET in deinen Geräten haben diese Verbindung. Und offensichtlich funktionieren die ja. > Denn wenn ich nun im Falle eines p-Kanal-MOS-FETs > Masse an das Substrat (also Source) lege, und den Drain mit einer > positiven Spannung beschalte, dann sollte unabhängig von der Spannung > Ugs der MOS-FET wie eine Diode funktionieren. Richtig. Jeder diskrete MOSFET hat diese sogenannte Substratdiode. Die kann man sogar schaltungstechnisch ausnutzen, z.B. wenn man den MOSFET als aktiven Gleichrichter verwendet. Lernt ihr Studenten heutzutage eigentlich gar nichts mehr?
Marian . schrieb: > student02 schrieb: >> Irritieren tut mich folgendes: Die Idee hinter dem MOS-FET ist ja, dass >> 2 PN-Übergänge entgegengesetzt geschaltet werden. Solange die >> Gatespannung Ugs=0 ist, ist es egal wie man die Spannung Usd polt - es >> wird nie ein Strom fließen. Und zwar, weil immer ein PN-Übergang sperren >> wird (wenn man mal von Durchbruch und so absieht). > > Du beschreibst gerade einen Bipolartransistor. Also diese Vorstellung habe ich von dieser Website: http://www.tf.uni-kiel.de/matwis/amat/mw2_ge/kap_6/backbone/r6_4_3.html >Zwei pn-Kontakte. Einer ist in Vorwärtsrichtung polarisiert (der mit dem >positiven USD Anschluß, der andere in Sperrrichtung. Dies gilt für jede Source >Drain-Polarität - ein pn-Übergang ist immer gesperrt. >Damit kann kein Source-Drain Strom ISD fließen (von Leckströmen einmal >abgesehen). Axel S. schrieb: > Fakt ist: man muß das > Substrat irgendwo anschließen - weil es ja Bezugspunkt für die > Steuerspannung ist. Das macht Sinn für mich. Axel S. schrieb: >> Danach ist die ursprüngliche Funktion des MOS-FET zerstört - zumindest >> nach meiner Meinung. > > Deine Meinung ist falsch. Alle diskreten MOSFET in deinen Geräten haben > diese Verbindung. Und offensichtlich funktionieren die ja. Genau, das habe ich mir auch gedacht. Doch ich würde gerne wissen, warum diese Transistoren funktionieren. Es ist doch irgendwie schon merkwürdig, dass man erst 2 PN-Übergänge zur Isolation aufbaut und anschließend einen von ihnen kurzschließt.
Hallo Axel S. schrieb: > Der > MOSFET wird dadurch asymmetrisch, was in 99% aller Anwendungen OK ist. Vorsicht an dieser Stelle, es gibt auch MOSFETs die von vorn herein schon asymmetrisch aufgebaut sind, auch wenn der Substratanschluss nicht mit dem Source verbunden wird. Bei CMOS sind sie sicher zunächst symmetrich und meistens wird das in den einfachen Prinzipskizzen sowieso unterschlagen, aber allgemein kann man das nicht sagen. student02 schrieb: > Wenn ich nun aber Source und Substrat miteinander verbinde, dann > eliminiere ich doch einen PN-Übergang Für den Anreicherungstyp: Der pn- Übergang an sich sperrt trotzdem, du musst ihn schon in Vorwärtsrichtung vorspannen, damit er leitend wird. Ansonsten hast du immernoch die Diffusionszone, die den Stromfluss unterbindet. D.h. auf der Kanalseite sind die pn-Übergange von Source und Drain in Sperrrichtung, wobei das Substrat auf Sourcepotential hängt. Die Isolation macht ja auch Sinn, sonst fließt ja auch immer ein starker Leckstrom. Wichtig ist das Stromstärkeverhältnis von AUS zu AN. student02 schrieb: > Doch ich würde gerne wissen, > warum diese Transistoren funktionieren. Es ist doch irgendwie schon > merkwürdig, dass man erst 2 PN-Übergänge [...] Zeichne dir mal das Bänderdiagramm vom Source zum Drain im Halbleiter, direkt unter dem Gate, für den Aus- und den An-Zustand. Der Trick bei dem FET ist ja gerade, dass du durch den Feldeffekt das Potentail im Substratbereich unter dem Gate anhebst und dadurch beide Übergange leitfähig machst.
student02 schrieb: > Genau, das habe ich mir auch gedacht. Doch ich würde gerne wissen, > warum diese Transistoren funktionieren. Es ist doch irgendwie schon > merkwürdig, dass man erst 2 PN-Übergänge zur Isolation aufbaut und > anschließend einen von ihnen kurzschließt. Vielleicht hilft die Vorstellung, dass sowohl Substrat, als auch der Kanal zwischen Drain und Source einen, von der Dotierung (und von der zwischen G-S anliegenden Spannung) einen ohmschen Widerstand darstellen, während die Diode flächig über die gesammte Kanallänge verteilt ist.
1 | 10V D-+-|<--Subst-+ 0V |
2 | 8V +-|<--Subst-+ 0V |
3 | 6V +-|<--Subst-+ 0V |
4 | 4V +-|<--Subst-+ 0V |
5 | 2V +-|<--Subst-+ 0V |
6 | 0V +-|<--Subst-+ 0V |
7 | | | |
8 | 0V S-+-----------+ |
Ich habe diese Woche mal meinen professor darauf angesprochen und meine es jetzt einigermaßen kapiert zu haben. Ich schreibe es trotzdem nochmal auf, für alle die von google hierher kommen oder auch sonst Interesse daran haben. student02 schrieb: > Denn wenn ich nun im Falle eines p-Kanal-MOS-FETs > Masse an das Substrat (also Source) lege, und den Drain mit einer > positiven Spannung beschalte, dann sollte unabhängig von der Spannung > Ugs der MOS-FET wie eine Diode funktionieren. Ja, das sollte sogar theoretisch funktionieren. Ich habs noch nicht ausprobiert (keine Bauelemente hier), aber wenn man das Gate auf Source-Potential legt, sollte man zumindest theoretisch einen MOS-FET auch als Diode benutzen können. Das ist aber in der Praxis völlig unerheblich, weil der PMOSFET gepolt ist und laut Definition das höhere Potential am Source liegen muss. student02 schrieb: > Wenn ich nun aber Source und Substrat miteinander verbinde, dann > eliminiere ich doch einen PN-Übergang - in etwa so als ob ich einen > Widerstand mit 0 Ohm parallel zum pn-Übergang zwischen Source und > Substrat schalte. > Danach ist die ursprüngliche Funktion des MOS-FET zerstört - zumindest > nach meiner Meinung. Naja, die Funktion wäre nur dann zerstört, wenn der Transistor nicht polarisiert geschaltet wäre. Bei einem p-Kanal-MOS-FET muss ja der Source auf einem höheren Potential liegen als der Drain. Der PN-Übergang am Drain verhindert dann das Fließen eines Stromes (bis auf den Sperrstrom afaik). student02 schrieb: > Es ist doch irgendwie schon > merkwürdig, dass man erst 2 PN-Übergänge zur Isolation aufbaut und > anschließend einen von ihnen kurzschließt. Der PN-Übergang am Source ist dennoch notwendig, und zwar weil man ohne ihn keine Ladungsträger in den Kanal injizieren kann. Würde man - im Falle eines n-Kanal-MOS-FETs die n-dotierte Schicht am Source weglassen, würde der Source nicht mehr ohne weiteres in der Lage sein, viele Elektronen in den Kanal zu injizieren. Die Metallisierung am Source-Kontakt reicht dazu nicht aus, auch wenn dort zugegebenermaßen eigentlich auch recht viele Elektronen sein sollte (->Schottky-Kontakt?). Naja, das habe ich zumindest so von meienm Prof. Ich glaube es einfach mal
Hier nochmal ein schönes Bild, welches mein ursprüngliches Verständnisproblem illustriert: https://de.wikipedia.org/wiki/Metall-Oxid-Halbleiter-Feldeffekttransistor#/media/File:MOSFET_Modes_of_operation_-_DE.svg
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.