Hardware- und Software-SPI mischen

[Michael (Gast)]

Ich möchte an den SPI-Leitungen eines ATMega Sofware-SPI und 
Hardware-SPI mischen (Software-SPI mit grossen Delays für Befehle, die 
absolut sicher übertragen werden müssen, Hardware-SPI für Datenblöcke). 
Meine Funktion wird aber nur einmal ausgeführt, danach funktioniert das 
SPIF-Flag nicht mehr (??). Kann man das lösen? Code:

void
SPI_Write_N_hardware_spi(uint8_t *data, uint16_t n)
{
    uint8_t dummy;

    PORTB &= ~BITMASK4;  // B4 = CS (select chip; low-active)

    SPSR |= (1 << SPIE); // enable hardware SPI (other bits configured elsewhere)

    // the SPIF bit (transmission completed) is cleared by first reading SPSR with SPIF set, then accessing SPDR

    if (SPSR & (1<<SPIF))

        dummy = SPDR;

    while (n--)
    {
        SPDR = *data++;

        while (!(SPSR & (1<<SPIF)))
            ;

        dummy = SPDR; // must read SPDR to clear SPIF bit
    }

    PORTB |= BITMASK4; // B4 = CS  (deselect chip)

    SPCR &= ~(1 << SPIE); // disable hardware SPI
}

Wenn ich im Code das while (!(SPSR & (1<<SPIF))) ; auskommentiere, 
funktioniert es. Ansonsten hängt diese Funktion beim zweiten Aufruf an 
dieser Stelle. Ich habe dummy schon mal als volatile deklaiert, falls 
der Compiler diese Variable wegoptimieren sollte.

[Jim M. (turboj)]

Michael schrieb:

  SPSR |= (1 << SPIE); // enable hardware SPI 
  ^^^^

Ist SPIE nicht im SPCR?

[Michael (Gast)]

Du hast natürlich recht - aber das war's leider nicht, es funktioniert 
auch nach Korrektur nicht (der Tippfehler muss bei den frustrierten 
Versuchen, das umzuschreiben, dazugekommen sein, ich habe z.B. 
ausprobiert, in SPCR nicht nur SPIE zu toggeln, sondern alle Bits zu 
setzen).

[Bernd K. (prof7bit)]

Michael schrieb:
> Software-SPI mit grossen Delays für Befehle, die
> absolut sicher übertragen werden müssen, Hardware-SPI für Datenblöcke

1. Datenverlust ist nicht vorgesehen bei SPI, wenn er dennoch auftritt 
dann ist was faul und wenn er so oft auftritt daß Du ihn live beobachten 
kannst ohne vorher vor Langeweile gestorben zu sein dann ist was 
oberfaul.

2. Warum Software-SPI? setz doch einfach den Takt soweit runter bis er 
klein genug ist, kleiner als der erlaubte Takt aller Slaves (-> 
Datenblatt).

[Bernd K. (prof7bit)]

Michael schrieb:
> Ich habe dummy schon mal als volatile deklaiert

unnötig. SPDR wird schon volatile sein, also kann er die Leseoperation 
darauf niemals wegoptimieren. dummy darf und soll er wegoptimieren.

[Michael (Gast)]

> Warum Software-SPI? setz doch einfach den Takt soweit runter bis er
klein genug ist

Weil langsames Hardware-SPI bei mir Fehler produziert. Das OLED läuft 
mit folgendem Software-SPI feherfrei:

void
SPI_Write(uint8_t out)
{
    uint8_t bit = 8;

    PORTB &= ~BITMASK4; // B4 = CS  (select chip)

    do
    {
        DELAY_100NS(); // 2 x NOP

        if (out & 128)
            PORTB |=  BITMASK5;  // B5 = MOSI
        else
            PORTB &= ~BITMASK5;

        out <<= 1;

        PORTB &= ~BITMASK7; // B7 = SCK

        DELAY_100NS();

        PORTB |=  BITMASK7; // B7 = SCK (high when idle)

    } while (--bit);

    DELAY_100NS();

    PORTB |= BITMASK4; // B4 = CS  (deselect chip)
}

Mit Hardware-SPI gibt es Fehler. Die MCU hat 18.432 MHz, getestet wurde 
SPI mit 1/4 FCPU + doublespeed = ca. 9MHZ bis 1/16 F_CPU = 1MHz. Der 
SPI-Modus (CPHA = 1, CPOL= 1) stimmt. Ich sehe ein paar Frames, dann 
akkumulieren sich Störungen. Offensichlich werden die Befehle gestört, 
denn das Display dreht durch (alle folgende Frames zeigen Fehler). Dass 
es keinen Fehler bei Setzen der Geschwindigkeit gibt, sieht man am 
langsamer laufenden Display-Test.

Könnte es daran liegen, dass man bei Hardware-SPI keinen Einfluss hat, 
wie früh nach dem Setzen von MOSI die Clock-Flanke kommt?

[holger (Gast)]

>Du hast natürlich recht - aber das war's leider nicht,

Natürlich nicht. Du musst SPE nehmen und nicht SPIE.

[Bernd K. (prof7bit)]

Michael schrieb:
> Könnte es daran liegen, dass man bei Hardware-SPI keinen Einfluss hat,
> wie früh nach dem Setzen von MOSI die Clock-Flanke kommt?

Das dauert genau eine halbe SCK-Periode. Bei der einen Taktflanke wird 
das Datenbit angelegt, bei der entgegengesetzten Taktflanke werden die 
Daten übernommen. Die Polarität und Phasenlage kann man einstellen, gibt 
glaub ich 4 Kombinationen.

Im Zweifel hilft ein Oszi um das was im Datenblatt im Timing-Diagramm 
abgebildet ist mit dem zu vergleichen was man wirklich sendet, ein Bild 
sagt oft mehr als tausend womöglich falsch interpretierte Worte.

[Michael (Gast)]

> Natürlich nicht. Du musst SPE nehmen und nicht SPIE.

Das war's! Danke.

> Im Zweifel hilft ein Oszi

Ich vermute inzwischen eine elektrische Störung, vielleicht durch das 
Schaltnetzteil neben der SPI-Buchse, habe aber kein Oszi. Ich nutze MISO 
als Reset-Ausgang für das OLED. MISO ist bei Hardware-SPI aber ein 
Eingang. Ich kann darauf nur 1 ausgeben (= kein Reset), indem ich den 
Pull-Up für MISO einschalte bzw. einen in Hardware vorsehe. Der dadurch 
enstehende Pegel scheint das OLED massiv zu stören. Sobald man MISO als 
Ausgang auf 1 legt (was nur bei Software-SPI geht), läuft es 
einwandfrei. Dafür, dass es nicht an der Geschwindigkeit liegt, spricht, 
dass das folgende schnelle Software-SPI ohne Delays problemlos läuft:

// send <n> bytes to SPI interface (faster, used for pixel data)

void
SPI_Write_N(uint8_t *data, uint16_t n)
{
    PORTB &= ~BITMASK4;                              // B4 = CS  (select chip)

    while (n--)
    {
        uint8_t out = *data++;

        // unrolled loop, bit 7

        PORTB |= (BITMASK5 | BITMASK7);              // set SCK high (idle) and MOSI high

        if ((out & 128) == 0)

            PINB = BITMASK5;                         // toggle B5 (MOSI): setting a bit in PINx toggles corresponding bit in PORTx

        PINB = BITMASK7;                             // toggle clk (now low)

        // unrolled loop, bit 6

        PORTB |= (BITMASK5 | BITMASK7);              // set SCK high (idle) and MOSI high

        if ((out & 64) == 0)

            PINB = BITMASK5;                         // toggle B5 (MOSI): setting a bit in PINx toggles corresponding bit in PORTx

        PINB = BITMASK7;                             // toggle clk (now low)

        // unrolled loop, bit 5

        PORTB |= (BITMASK5 | BITMASK7);              // set SCK high (idle) and MOSI high

        if ((out & 32) == 0)

            PINB = BITMASK5;                         // toggle B5 (MOSI): setting a bit in PINx toggles corresponding bit in PORTx

        PINB = BITMASK7;                             // toggle clk (now low)

        // unrolled loop, bit 4

        PORTB |= (BITMASK5 | BITMASK7);              // set SCK high (idle) and MOSI high

        if ((out & 16) == 0)

            PINB = BITMASK5;                         // toggle B5 (MOSI): setting a bit in PINx toggles corresponding bit in PORTx

        PINB = BITMASK7;                             // toggle clk (now low)

        // unrolled loop, bit 3

        PORTB |= (BITMASK5 | BITMASK7);              // set SCK high (idle) and MOSI high

        if ((out & 8) == 0)

            PINB = BITMASK5;                         // toggle B5 (MOSI): setting a bit in PINx toggles corresponding bit in PORTx

        PINB = BITMASK7;                             // toggle clk (now low)

        // unrolled loop, bit 2

        PORTB |= (BITMASK5 | BITMASK7);              // set SCK high (idle) and MOSI high

        if ((out & 4) == 0)

            PINB = BITMASK5;                         // toggle B5 (MOSI): setting a bit in PINx toggles corresponding bit in PORTx

        PINB = BITMASK7;                             // toggle clk (now low)

        // unrolled loop, bit 1

        PORTB |= (BITMASK5 | BITMASK7);              // set SCK high (idle) and MOSI high

        if ((out & 2) == 0)

            PINB = BITMASK5;                         // toggle B5 (MOSI): setting a bit in PINx toggles corresponding bit in PORTx

        PINB = BITMASK7;                             // toggle clk (now low

        // unrolled loop, bit 0

        PORTB |= (BITMASK5 | BITMASK7);              // set SCK high (idle) and MOSI high

        if ((out & 1) == 0)

            PINB = BITMASK5;                         // toggle B5 (MOSI): setting a bit in PINx toggles corresponding bit in PORTx

        PINB = BITMASK7;                             // toggle clk (now low)
    }

    PORTB |= BITMASK7;                               // toggle clk (idle high)

    PORTB |= BITMASK4;                               // B4 = CS (deselect chip)
}