Level shifter für Mosfet-Treiber ohne Standbystrom

[avion23 (Gast)]

Hallo zusammen,

ich suche einen level shifter von [0V.. 3,3V] -> [-4,2V.. +4,2V] und 
finde nichts mit einem niedrigen Ruhestrom.

Das ist für einen Li-ion-Balancer. Dabei kann der Balancer sich von der 
nächst tieferen Lithium-Zelle Energie klauen. Das passiert durch einen 
boost-converter, welcher im Standby keine Energie verbrauchen soll.

Im Anhang ist ein erster Entwurf. Den P-Fet bekomme ich nicht 
durchgeschaltet, da der Pegelwandler aus Q2+R7 nur [0V.. 3,3V] -> [0V.. 
4,2V] wandeln kann. An dieser Stelle muss ich auf das GND der tieferen 
Zelle (=-4,2V) wandeln um meinen günstigen P-Fet voll aus zu nutzen.

Wichtig ist auch, dass im ausgeschalteten Zustand kein Strom verbraucht 
wird. Ausgeschaltet wäre Vcc (=4,2V) am Gate des P-fets.

Frequenz soll ca. 250kHz sein. D.h. ich darf die Widerstände für 
pullup/pulldown auch nicht zu groß machen. Ich habe mir auch schon 
überlegt das Signal einfach durch Koppel-Kondensatoren zu übertragen. 
Das macht aber anscheinend niemand bzw. ich finde nichts dazu.

Danke im Voraus für Tipps und Hinweise.

[Sascha (Gast)]

Zeichne mal die Zellen ein und erkläre, was du überhaupt zu tun 
versuchst.

Das erscheint mir alles viel zu kompliziert für einen Balancer. Für 2 
Zellen reicht da auch ein Op-Amp mit Spannungsteiler. Oder ist maximaler 
Wirkungsgrad gefordert?

[avion23 (Gast)]

Hi Sascha,

ich habe den Converter für die untere Stufe aufgezeichnet.
Rechts im Bild siehst du die Anordnung der Zellen.

Es geht darum Energie von der aktuellen Zelle auf die nächsttiefere zu 
übertragen (buck converter) oder Energie auf die aktuelle Zelle zu 
übertragen (boost converter). Das funktioniert auch. Was fehlt ist der 
Pegelwandler. In meinem Konzept gibt es auch keinen Weg drumherum.

Ein Opamp Balancer oder Equalizer ist Grössenordnungen zu ineffizient.

[Achim S. (Gast)]

Könntest du anstelle der selbstgebastelten MOSFET-Treiber nicht einfach 
integrierte Treiber nehmen, die du mit den vollen 8,4V versorgst (also 
zwischen +4,2V und -4,2V betreibst)? Dann brauchst du ggf. nur noch 
einen Pegelshifter, um dein Steuersignal an den Logikeingang des ICs 
anzupassen. Da der Eingang hochohmig ist, lässt sich dieser Pegelshifter 
sparsam gestalten.

avion23 schrieb:
> ich habe den Converter für die untere Stufe aufgezeichnet.
> Rechts im Bild siehst du die Anordnung der Zellen.

tja, tut mir leid. Da geht es mir wie Sascha, ich erkenne die 
Zellenanordnung in diesem Bild auch nicht wirklich.

[Einarmiger Stehgeiger (Gast)]

Achim S. schrieb:
> ich erkenne die
> Zellenanordnung in diesem Bild auch nicht wirklich.

Bei mir ist es noch schlimmer: Ich erkenne sie gar nicht, nicht nur
nicht wirklich.

[Anon Y. (avion23)]

Noch einmal eingeloggt und mit Anhang. Ist es jetzt nachvollziehbarer?

Achim S. schrieb:
> Dann brauchst du ggf. nur noch
> einen Pegelshifter, um dein Steuersignal an den Logikeingang des ICs
> anzupassen. Da der Eingang hochohmig ist, lässt sich dieser Pegelshifter
> sparsam gestalten.

An sich eine gute Idee. Den diskreten Treiber könnte ich ebenfalls 
hochohmiger gestalten. Zur Not mache ich das auch.

Vielleicht gibt es eine Lösung ganz ohne pullup / pulldown und dem damit 
verbundenen Ruhestrom.

Unter 
https://wiki.analog.com/university/courses/electronics/electronics-lab-voltage-level-shifter 
, Figure 2, habe ich einen voltage shifter ohne Ruhestrom gefunden. Der 
braucht aber wirklich viele Bauteile und ich sehe nichts was man 
weglassen könnte.

[Achim S. (Gast)]

Anon Y. schrieb:
> Unter
> 
https://wiki.analog.com/university/courses/electronics/electronics-lab-voltage-level-shifter
> , Figure 2, habe ich einen voltage shifter ohne Ruhestrom gefunden.

So was ähnliches wie Fig. 1b) deines Anhangs hätte ich dir auch 
vorgeschlagen (mit pnp in Basisschaltung). Allerdings ist der 
Level-Shifter dann leider im aktiven Zustand stromlos, nicht im 
Ruhezustand.

Das dannst du aber drehen, wenn du doch einen integrierten Treiber mit 
invertierendem Eingang hinter dem Levelshifter nimmst (oder eine 
CMOS-Inverterstufe dazwischen baust).

Nochmal zur Sicherheit nachgefragt: der GND-Bezug deiner Signalquelle 
muss in der Mitte der beiden Zellen liegen?

[Thomas E. (picalic)]

Servus,

ich weiß nicht, wie viel Strom Dein Balancer pumpen soll, ich habe es 
bei meinem Balancer-Entwurf wie im Bild gelöst (gedacht für bis ca. 1A 
Balancerstrom). Der Controller wird direkt von der 1. Zelle (GND-VBatt) 
versorgt, die kapazitive Koppelung auch des N-Kanal FETs verhindert ein 
unkontrolliertes Durchschalten des FETs bei evtl. Fehlfunktion des 
Controllers. Q5 verhindert das Durchschalten von Q1 beim Anstecken der 
Zellen, danach hat nur noch seine Body-Diode eine Funktion.
Sonst ist die Schaltung (bis auf den Sleep-Stromverbrauch des 
µControllers) ohne Ruhestrom und kommt auch ohne Treiber aus. PWA/PWB 
gehen direkt an die Pins vom Controller.

[Anon Y. (avion23)]

Achim S. schrieb:
> Das dannst du aber drehen, wenn du doch einen integrierten Treiber mit
> invertierendem Eingang hinter dem Levelshifter nimmst (oder eine
> CMOS-Inverterstufe dazwischen baust).

Hmm.. danke! Mit dem Inverter bleibt der Pulldown dann im 
ausgeschalteten Zustand unbelastet und mein Stromverbrauch ist bei nahe 
Null. Kostet mich allerdings einen P/N-Fet zusätzlich. Vielleicht kann 
ich dafür den Push-Pull-Ausgang weglassen. Ich simuliere das.

Ja, GND meiner Schaltung liegt zwischen den Zellen. Gezeigt ist nur die 
Stufe i und der Akku von i-1. Davon soll es beliebig viele Stufen in 
Reihe geben können. i+1 usw. habe ich nicht eingezeichnet um es nicht 
unnötig kompliziert zu machen.


Thomas E. schrieb:
> PWA/PWB
> gehen direkt an die Pins vom Controller.
Hi Thomas,
ich vermute, dass bei dir das Level shifting über die 
Koppelkondensatoren gelöst wird. Hast du dir das Gate vom P-Fet mit dem 
Oszi angesehen? Wahrscheinlich leitet die Body-Diode von Q5 in jedem 
Schaltzyklus und verhindert das Abdriften des Gate-Signals. Die 
Spannungspegel für das Gate dürften arg knapp sein. D.h. U_PWA - 0,7V.

Meine Schaltung ist vom Konzept her ganz ähnlich. Zielstrom ist ca. 
500mA dauerhaft. Bist du zufrieden mit deiner Schaltung?

[Thomas E. (picalic)]

Anon Y. schrieb:
> Wahrscheinlich leitet die Body-Diode von Q5 in jedem
> Schaltzyklus und verhindert das Abdriften des Gate-Signals.

Das ist so, d.h. davon bin ich ausgegangen (sonst hätte ich da noch eine 
BAT64 eingebaut).

Anon Y. schrieb:
> Die
> Spannungspegel für das Gate dürften arg knapp sein. D.h. U_PWA - 0,7V.

Der IRLML2244 hat eine recht kleine VGth (0.4 bis 1.1V), und bei 3.5V 
Spannungshub am Controller-Pin komme ich lt. Simulation auf ca. 2V. Das 
dürfte in der Praxis größer sein, außer, man will auch leere Zellen 
balancen. Bei 500mA würde ich das als ausreichend betrachten. Durch eine 
zusätzliche Schottky-Diode könnte man noch etwas mehr Gatespannung 
'rausholen.

Anon Y. schrieb:
> Bist du zufrieden mit deiner Schaltung?

Bislang entsprachen die Testergebnisse der Simulation. Praktisch habe 
ich die Schaltung noch nicht im Einsatz - muss da aber noch ein wenig 
Software schreiben. Die Idee war zunächst ein BMS für einen Ladekoffer 
mit 4 40Ah LiFes, wobei der Balancer (d.h. 3 Stück davon) dort fest 
eingebaut werden soll.

[Anon Y. (avion23)]

Ich habe jetzt die Lösung im Anhang gewählt: Gar keinen Level Shifter 
sondern direktes Treiber per Mikrocontroller-Pin.

Der verwendete Mikrocontroller verwendet eine Vcc bis zu 5,5V, d.h. ich 
kann ihn mit den U_max = 4,2V einer Li-Ion-Zelle betreiben. Er treibt 
dabei bis zu 8mA Push/Pull an seinen Ausgangspins.

Mein Mosfet ist ein N-/P-Channel AO4606:
http://www.aosmd.com/pdfs/datasheet/ao4606.pdf

Q_total_Gate_typical = 6,7 nC @4,5V U_GS. Bei 250kHz erhalte ich dann 
einen durchschnittlichen Gatestrom von

6.7nC * 250kHz = 1,675mA. Das ist kleiner als die 8mA des 
Ausgangstreibers.

Bleibt noch die Frage, ob das Gate schnell genug umgeladen wird um die 
Verlustleistung im Schaltmoment zu minimieren.

6,7nC / 8mA = 837,5ns. Bei einer Zykluszeit von 4us entspricht das
837,5ns / (4us) = 0,20935. Es werden also etwa 20% des Zyklus mit Laden 
und Entladen verbracht.

Das klingt nach sehr viel.
Bei mir ist die Nennspannung 3,7V und der Nennstrom 3A. Damit wird die 
tatsächliche Gatecharge deutlich geringer ausfallen. Die Absolute 
Maximum Ratings sind sogar mit 25mA angegeben. Falls ich diese ausnutze 
bin ich bei (6,7nC / 25mA) / (4us) = 0.067, also nur noch ca. 5% 
Umladezeit.

[Anon Y. (avion23)]

Und hier noch die Variante mit diskretem CMOS-Gate (siehe Anhang).

Den Pulldown habe ich auf 100Ω gesetzt um anständige Flanken zu 
erreichen. Ansonsten ist der Inverter bestehend aus N-/P-Fet zu langsam 
und der Querstrom ist zu groß.

Durch Leitungsinduktivitäten wird das in der Praxis wahrscheinlich nicht 
sooo schlimm ausfallen.

Rise time: 0.06us - 0.025us = 35ns
Fall time: 2.035us - 2.058us = 23ns

In der Simulation sieht man, dass der Shoot-through bis auf 1,4A steigt. 
Für die EMI ist das ganz böse.






Beheben kann man das mit separaten Gatewiderständen pro N-/P-Fet in der 
Mosfet-Zuleitung. Das ist in den letzten beiden Screenshots zu sehen. 
Bei 10Ω Gatevorwiderstand sinkt der Querstrom auf 490mA.

Rise time: 0.038us - 0.021us = 17ns
Fall time: 2.103us - 2.037us = 66ns



Praktisch habe ich diese Methode nicht getestet.