Vivado kann anscheinend eine automatische Analyse der Verlustleistung des Chips bei der zu erwartenden Schaltung durchführen. Ich habe ein einfaches design (wegen der an anderer Stelle beschriebenen Probleme ohne grosse Interfaces oder PLLs) integriert und rechnen lassen. Es ist eine Rechenpipeline von den Eingängen hin zu den Ausgängen mit mehreren FFTs. Zu meiner Überraschung meldet Vivado 125% junction temperature bei 66W chip power. Das ist insovern überraschend, als das das Testdesign im selben Chip unter ISE arbeitet, aber bei Weitem nicht sonderlich warm wird. Wie verlässlich ist die Vivadoaussage? ISE macht das ja bekanntlich nicht so richtig. Habe es auch nie verwendet.
Kann es sein dass an den Constraints was nicht stimmt? Ich hatte das auch mal, als ich den Haupt Takt vergessen hatte zu constrainen. Auch Designs ganz ohne Takt kriegt der nicht gut berechnet. Ansonsten funktioniert es ziemlich gut, passt gut zu den Messungen, hatte bisher max. 20% Abweichung.
Du meinst, dass er eine nicht "constrainte" Leitung überschätzt? Das könnte natürlich sein. Beim ISE gab es für die Eingänge irgendeine toggle rate vorzugeben. Das habe ich beim Vivado noch nicht gefunden. Mich wunderte aber, daß es gleich ohne irgendwelche weiteren Vorgaben eine Verlustleistung ausgerechnet haben will zumal die sehr weit weg von sinnvoll liegt.
Wie verhält es sich mit der Zuverlässigkeit der Strom- und Wärmeabschätzung in Xilinx FPGAs mit der Vivado-Synthese? Von der ISE habe ich mir mitgenommen, dass das nicht, bzw nicht zuverlässig funktioniert. Ich möchte/muss aber für ein aktuelles Projekt etwas liefern. Es geht um die Implementierung eines Softcores in einen Artix7. Die ersten Versuche ohne den Core, also nur mit dem Interface zum Prozessor, etwas Peripherie und dem Rechen-Core mit einigen Optimierungen von Messdaten, zeigen ein ernüchterndes Ergebnis: Der FPGA ist zu einem Drittel belegt, der Softcore wird das auf 50% ... 60% treiben und schon jetzt zeigen sich verrückte Werte für den Strom: Angeblich wird der FPGA bis zu 150° heiss (rote Werte im Fenster). Bei anderen Synthesen von Teilmodulen wird so gut wie gar kein Strom ausgerechnet und es läuft auf Zimmertemperatur + 2,5° hinaus, was auch irgendwie nicht stimmen kann. Wer hat Erfahrungen mit der Methodik der Wärmeabschätzung? Der FPGA wird als Ersatz für eine überlastete µC mit Digitalem PLD verwendet und soll nach Möglichkeit nicht wesentlich mehr Strom verbraten. Die Ergebnisse der Simulation und Berechnung sind maßgeblich dafür, ob die Platine so umgebaut wird. Was tun?
Hast du denn die Constraints richtig gesetzt? Ich arbeite zwar nicht mit Soft Cores, aber mittlerweile funktioniert das ziemlich gut, jedenfalls so auf +-10 Prozent kriegt Vivado die Stromaufnahme raus. Aber halt nur wenn man zumindest alle Takte richtig im xdc beschrieben hat. Genauer wird's wenn man noch für BRAM und Logik die zeitliche Auslastung angeben kann. Aber das macht echt viel Arbeit.
Christian R. schrieb: > Hast du denn die Constraints richtig gesetzt? Diese hohen Zahlen hatte ich auch mal. Das lag daran, dass ich noch keine Taktrate definiert hatte. Der Vivado interne Ersatzwert war utopisch hoch (mehr als 1 GHz, glaub ich), was dann zu diesen hohen Werten führte.
Bertram schrieb: > Wer hat Erfahrungen mit der Methodik der Wärmeabschätzung? In der regel wird das nich mit dem Tool gemacht, sondern auf Erfahrungswerte zum Vorgängerdesign zugegriefen. Dann schaut man sich noch die thermischen Widerstände der verschiedenen Gehäuse an, sieht prophylaktisch einen Kühlkörper vor und sagt dem Layouter er soll den FPGA thermisch gut anschlussen (Masselagen, viel Kupfer). Erfahrungswerte kann man sich auch mit simplen Testdesigns selbst beschaffen. Beitrag "Frage zur maximalen Auslastung eines FPGA"
Der Vollständigkeit halber: Es gibt den Xilinx Power Estimator, bei welchem man die Bedingungen (Chipauslastung, Toggle-Rate, Umgebungstemperatur usw.) relativ feingranular einstellen kann. Vivado nimmt da ohne weitere constraints erstmal Standardwerte. Der XPE ist ein Excel-Sheet, mit dem man bißchen rumspielen kann, so dass man relativ schnell merkt, was wieviel Einfluss hat. Allerdings Achtung: Es werden keine deutschen Trennzeichen unterstützt und das Umstellen in Excel lokal half auch nicht; nur das Umstellen in den globalen Windows-Einstellungen wirkte bei mir (. und , tauschen). https://www.xilinx.com/products/technology/power/xpe.html https://www.xilinx.com/support/answers/69579.html
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.