Hallo zusammen, ich bin Elektrotechnikstudent im zweiten Semester und wir hatten im ersten Semester eine Vorlesung Digitaltechnik. Zurzeit lerne ich für die Prüfung. Eigentlich ist alles sehr gut verständlich: UND, ODER, XOR, DeMorgan, KV-Diagramme, usw. Auch FlipFlops, Zähler, Schieberegister, MUX / DEMUX und das alles stellen mich vor keine Verständnisprobleme. Was ich mich aber grundsätzlich frage: Wer baut heute wirklich noch Schaltungen mit diskreter digitaler Logik (z.B. also diskreten Zählern und anderen Gattern) auf? Wird das nicht alles sowieso entweder als ASIC / FPGA bzw. Mikrocontroller realisiert? Ich wäre hier für zahlreiche Hinweise von Praktikern dankbar. In der Vorlesung hieß es immer, z.B. "eine interessante Anwendung ist zum Beispiel der Volladierer. Danach die Erklärung der Funktion" Allerdings bleiben die regelmäßig die Auskunft schuldig, wer zum Teufel einen Volladdierer wirklich diskret aufbaut. LG,
Jack schrieb: > wer zum Teufel einen > Volladdierer wirklich diskret aufbaut. Wieso diskret? Hat er wirklich diskret gesagt, oder gehts vielleich doch eher nur darum das Funktionsprinzip zu verstehen, die grundlegenden Komponenten aus denen such alles (auch heute noch) zusammensetzt?
@ Jack (Gast) >Was ich mich aber grundsätzlich frage: Wer baut heute wirklich noch >Schaltungen mit diskreter digitaler Logik (z.B. also diskreten Zählern >und anderen Gattern) auf? Nur noch in einer kleinen Nische, wo eine Handvoll ICs ausreicht. AKA Glue Logic. Ein paar Logikgatter, Schieberegister, Zähler etc. Aber auch das wird schon seit Jahrzehnten mehr und mehr durch kleine CPLDs eretzt. > Wird das nicht alles sowieso entweder als ASIC >/ FPGA bzw. Mikrocontroller realisiert? Alles was umfangreicher, schneller und kleiner als eine handvoll ICs werden muss, wird so gebaut. >bleiben die regelmäßig die Auskunft schuldig, wer zum Teufel einen >Volladdierer wirklich diskret aufbaut. Keiner. Den gibt es zwar immer noch zu kaufen, z.B. 74HC83, aber damit baut praktisch keiner mehr Rechenwerke auf. Von gaaanz exotischen Anwendungen mal abgesehen.
> Was ich mich aber grundsätzlich frage: Wer baut heute wirklich noch Schaltungen mit diskreter digitaler Logik (z.B. also diskreten Zählern und anderen Gattern) auf? Wird das nicht alles sowieso entweder als ASIC / FPGA bzw. Mikrocontroller realisiert? Fuer dich als Student ist die Art und Weise der Umsetzung irrelevant. Erst muss man die Prinzipien begriffen haben um ueber die Umsetzung zu entscheiden. Ja, es gibt immer noch diskrete Aufbauten. Ich hab auch schon Logik aus einzelnen Gattern und Flipflops aufgebaut. Teilweise bei Clockgeschwindigkeiten oberhalb 500MHz. Teilweise weil die Umsetzung mit einzelnen Gattern einfacher war.
Moin, Ja, dein Verdacht taeuscht dich nicht: Addierer werden doch eher sehr sehr sehr selten aus einzelnen Gattern/ICs aufgebaut. Und wenn man von Vintage-Projekten mit dem 74181 absieht, dann noch viel seltener... Oefter kommts noch vor, dass zwischen einzelnen Prozessoren/hoeherintegrierten Chips sog. "Glue Logic" benoetigt wird, also z.b. einzelne Gatter, die irgendwelche simple, kombinatorische Logik machen, gerne auch zusammen mit Pegelwandlern. Ansonsten ist Addierer-Know-how sicherlich noch nuetzlich, wenn man in ASICs/FPGAs Addierer einsetzt und die "normalen" Addierer zu langsam/zu gross/zu irgendwas sind, so dass man sich Chancen ausrechnet, mit was handgestricktem besser dazustehen. Hilft dir aber alles erstmal wenig; bis zur Pruefung musstes koennen :-D Gruss WK Edit: Huups, viel zu langsam getippert...
:
Bearbeitet durch User
Jack schrieb: > Was ich mich aber grundsätzlich frage: Wer baut heute wirklich noch > Schaltungen mit diskreter digitaler Logik (z.B. also diskreten Zählern > und anderen Gattern) auf? Wird das nicht alles sowieso entweder als ASIC > / FPGA bzw. Mikrocontroller realisiert? Dann koennte man auch die Frage stellen warum in der Schule noch rechnen lernt, es gibt ja seit Jahrzehnten Taschenrechner. Das sind halt Grundlagen damit man verstehen kann was nachher in so einem FPGA implementiert wird.
Jack schrieb: > Wird das nicht alles sowieso entweder als ASIC / FPGA bzw. > Mikrocontroller realisiert? Im Prinzip ja. Heutzutage sind Logikbausteine größtenteils als Glue Logic interessant, wegen ihrer analogen Eigenschaften (z.B. Spannungspegel, stärkere Ausgangstreiber, Eingänge mit Schmitt-Trigger). Und wenn du z.B. das Reset-Signal des µCs von mehreren anderen Signalen steuern willst, ist ein separater Hilfs-µC nicht unbedingt besser.
Jack schrieb: > Wer baut heute wirklich noch > Schaltungen mit diskreter digitaler Logik (z.B. also diskreten Zählern > und anderen Gattern) auf? Kaum einer. Die Produktzyklen sind einfach viel zu kurz und MCs zu leistungsfähig und zu günstig, als daß sich aufwendige Schaltungs- und Layoutarbeit lohnt. Auch sind die Aufgaben oft zu komplex bzw. die Auftraggeber wissen selbst noch nicht genau, was sie eigentlich wollen. Daher setzt man auf Programmierbarkeit und kann dann später Korrekturen vornehmen.
Hallo Jack schrieb: > Eigentlich ist alles sehr gut verständlich: UND, ODER, XOR, DeMorgan, > KV-Diagramme, usw. Auch FlipFlops, Zähler, Schieberegister, MUX / DEMUX > und das alles stellen mich vor keine Verständnisprobleme. > > Was ich mich aber grundsätzlich frage: Wer baut heute wirklich noch > Schaltungen mit diskreter digitaler Logik (z.B. also diskreten Zählern > und anderen Gattern) auf? Wird das nicht alles sowieso entweder als ASIC > / FPGA bzw. Mikrocontroller realisiert? was verändert sich an diesen Logikkomponenten, wenn man sie nicht aus diskreten Gattern zusammlötet, sondern sie aus dem Logikvorrat eines ASIC oder FPGA zusammenklickt? Das Teilkomponenten evtl. schon vorverdrahtet im FPGA existieren? Gruß aus Berlin Michael
Michael U. schrieb: > was verändert sich an diesen Logikkomponenten, wenn man sie nicht aus > diskreten Gattern zusammlötet, sondern sie aus dem Logikvorrat eines > ASIC oder FPGA zusammenklickt? Einerseits die Stromaufnahme des Gesamtsystems, andererseits die erzielbare Schaltgeschwindigkeit. "Diskret" aufgebaute Digitalschaltungen im Bereich > 50 MHz sind zwar möglich, aber nicht mehr trivial aufzubauen, in einem FPGA/CPLD ist das hingegen auch bei deutlich höheren Frequenzen kein Problem.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.