Wie 7805 auf Groundplane verbinden ?

[H-G S. (haenschen)]

Hallo,

ich probiere gerade mittels (Auto-Masse)Groundplane die GND-Pins meiner 
ICs etc. zu verbinden.

Ich weiss aber nicht wie ich den 7805 an die Groundplane anschliesse - 
soll ich den mittleren Pin einfach mit 2 Leiterbahnen an die umgebende 
Fläche anschliessen ?

Und was ist mit den ganzen Kondensatoren - die dicken Elkos vom 7805 und 
die Abblockkondensatoren der ICs ? Ist es in Ordnung deren Minuspol 
einfach an den Groundplane anzuschliessen ? Die Pluspole habe ich normal 
mit Leiterbahnen verbunden.

[Falk B. (falk)]

@ H-G Sch (haenschen)

>ich probiere gerade mittels (Auto-Masse)Groundplane die GND-Pins meiner
>ICs etc. zu verbinden.

Klingt nach keiner guten Idee.

https://www.mikrocontroller.net/articles/Richtiges_Designen_von_Platinenlayouts#Vorgehen_bei_der_Layouterstellung

" Masseflächen füllen"

>Ich weiss aber nicht wie ich den 7805 an die Groundplane anschliesse -
>soll ich den mittleren Pin einfach mit 2 Leiterbahnen an die umgebende
>Fläche anschliessen ?

Nö. Man schließt die Bauteil im SCHALTPLAN an die richtigen Signale an.

>Und was ist mit den ganzen Kondensatoren - die dicken Elkos vom 7805 und
>die Abblockkondensatoren der ICs ? Ist es in Ordnung deren Minuspol
>einfach an den Groundplane anzuschliessen ? Die Pluspole habe ich normal
>mit Leiterbahnen verbunden.

Hört auf im Layout zu malen und erstell ZUERST einen VOLLSTÄNDIGEN 
Schaltplan.

[H-G S. (haenschen)]

Das ist der Patient :-)

Meint ihr wirklich ich soll erst an alle ICs eine GND-Leitung ziehen die 
auch noch schön optimiert ist also kurzer Weg zum Empfänger und parallel 
zu den Signalen ?

Ich dachte eher ich mache ein paar Durchkontatierungen am GND-Pin der 
ICs die dann in den Groundplane gehen - wenn nötig auch auf der oberen 
Lage.

[Flip B. (frickelfreak)]

Falk B. schrieb:
> Hört auf im Layout zu malen und erstell ZUERST einen VOLLSTÄNDIGEN
> Schaltplan.

Tja, diese Software zielt auf Kunden, die gerne Malen statt aus dem 
Schaltplan übertragen. Ich versteh immer noch nicht, warum man Sprint 
(Schneckentempo) Layout einsetzen mag

[H-G S. (haenschen)]

Ich mache das ja nach Schaltplan.

Übrigens habe ich gerade eine dicke Optimierungsmöglichkeit entdeckt :-)


Wann bzw. wo verbindet man denn die Groundplane mit dem GND des 7805 
bzw. der ICs ?

[MaWin (Gast)]

H-G S. schrieb:
> ich probiere gerade mittels (Auto-Masse)Groundplane die GND-Pins meiner
> ICs etc. zu verbinden.
>
> Ich weiss aber nicht wie ich den 7805 an die Groundplane anschliesse -
> soll ich den mittleren Pin einfach mit 2 Leiterbahnen an die umgebende
> Fläche anschliessen ?
>
> Und was ist mit den ganzen Kondensatoren - die dicken Elkos vom 7805 und
> die Abblockkondensatoren der ICs ? Ist es in Ordnung deren Minuspol
> einfach an den Groundplane anzuschliessen ? Die Pluspole habe ich normal
> mit Leiterbahnen verbunden.

Eine Groundplane wäre ein Groundplane, also eine Ebene ganz für die 
Masseverbindungen. Dort gehen GND vom 7805 und - der dicken Elkos und 
Abblockkondenstaoren ran.

Du schreibst aber "Auto Masse" und meinst damit, daß du dir gar nicht um 
die Masseleitungen kümmern willst sondern erst die Leitungen die du 
wichtiger findest kreuz und quer auf beiden Seiten der Platine verlegst 
und ganz zum Schluss des Rest mit GND flutest damit die Masse-Anschlüsse 
der Bauteile alle miteinander verbunden werden.

Das ist Scheisse.

Masse ist nämlich die wichtigste Verbindung, und das fluten der 
Freiräume bringt unmöglich lange und schlecht geführte Masseverbindungen 
und achtet übehaupt nicht darauf daß Masse parallel zu den jewenigen 
Plusleitungen läuft.

Wenn du schon die 2-seitige Platine beidseitig nutzen willst, verlege 
nach dem PLatzieren der Bauelemente erst Masse (sinnvoll, z.B. 
sternförmig), dann alle Stromversorgungsleitungen, und dann erst die 
anderen Signalleitungen, und fülle ganz zum Schluss nochmal Masse in die 
Freiflächen.

[H-G S. (haenschen)]

Alles klar: nochmal von vorn :-)

Ich habe aber eine krasse Optimierung entdeckt siehe Bild.


Sagt mal macht es viel aus wenn ich GND auf dem oberen Layer und dann 
über eine Durchkontaktierung wieder nach unten zuführe ?

[Matthias S. (Firma: matzetronics) (mschoeldgen)]

H-G S. schrieb:
> Sagt mal macht es viel aus wenn ich GND auf dem oberen Layer und dann
> über eine Durchkontaktierung wieder nach unten zuführe ?

GND ist der Bezugspunkt für alle Bauteile auf der Platine (auch die 
Abblockkondensatoren) und auch vom externen Netzteil. Wenn da jemals 
Peripherie dazu kommt, dann auch für die. Es lohnt sich also, GND 
grosszügig mit dicken Leiterbahnen und geringen Übergangs- und 
Durchgangswiderständen zu legen. Jede Durchkontaktierung und dünne 
Leiterbahn erhöht die Chancen auf Störungen und erhöht die EM 
Abstrahlung.
Das sieht bei dir auf der Platine etwas verloren aus und viel zu 
'faserig'.

Hast du nicht in einem anderen Thread irgendwas mit dieser Platine 
gefragt? 8051 Derivat und so? Schon damals wurde dir gesagt, das es ein 
Fehler ist, GND und Vcc ganz zum Schluss zu legen. Kann man drehen und 
wenden wie man will, es sind die wichtigsten Netzwerke in jeder 
Schaltung, sollten also Vorrang haben.
Da du auch so viel Platz auf der Platte hast, kannst du den 7805 auch 
hinlegen und mit Kühlung und Schraube fixieren.

[H-G S. (haenschen)]

Alles klar: ich geh jetzt zentral von oben links schräg runter rechts in 
die Mitte der Platine mit GND und parallel dazu Vcc. Einen muss ich wohl 
durchkontaktieren, das wird dann Vcc sein.

Ausserdem habe ich gerade gemerkt dass ich das Raster auf 0,3 stellen 
muss, so kann ich etwa 30% Platz einsparen zwischen den senkrechten und 
Waagerechten Leiterbahnen.

[Christian M. (Gast)]

Flip B. schrieb:
> warum man Sprint (Schneckentempo) Layout einsetzen mag

Ach ich zeichne damit Frontplatten und Bohrschablonen...

Chregu

[Inkognito (Gast)]

Matthias S. schrieb:
> Hast du nicht in einem anderen Thread irgendwas mit dieser Platine
> gefragt?

Das ist ja auch erst der dritte Thread zum selben Projekt.
Wenn eine weitere Frage vom TO kommt, dann gibts sicher den
nächsten und nächsten und nächsten und...

Natürlich kann man ihm helfen, aber genauso gut kann man einem
Kleinkind das Fahren einer Straßenbahn bei bringen. Fazit: Es
kommt nichts bei raus, weil der TO Ratschläge missachtet und
seinen eigenen Glauben umsetzt. Das ist nicht zielführend.
Deswegen hab ich mich mit Weisheiten bereits verabschiedet, weil
ich das Elend nicht mehr sehen konnte. Solltest du dir auch nicht
antun, wenn der TO sein Hirn auf Durchzug geschaltet hat.;-b
Das zieht das Niveau des Forums nur gewaltig runter.

[H-G S. (haenschen)]

Was meint ihr zu dieser Stromversorgungs-Verteilung ?

Gefällt mir irgendwie nicht :-)

Ich habe unten eine extra Masseleitung nach rechts zum 7400 gezogen 
damit dere Rückweg zur CPU kürzer ist.

[MaWin (Gast)]

H-G S. schrieb:
> Was meint ihr zu dieser Stromversorgungs-Verteilung ?

Die ist aus EMV technischer Sicht sehr gut,
den Oszillaotr solltest du an den Prozessor führen, weil das 
Ausgangssignal vom Oszillator auch nur zum Prozessor geht, und den 
Prozessor solltest du an der Stelle mit der blauen Hauptleitung 
verbinden, wo derzeit der Oszillator dran hängt

Die dicke grüne Lewitung unten wegmachen, die bildet eine Loop-Antenne 
(Schleife).

Wenn du die Abblockkondensatoren der Speicherchips nach unten setzt, 
sparst du dir jedesmal die GND-leitung nach oben.

Wenn alles fertig ist, kannst du immer noch GND Masse hineingiessen um 
die Lücken zu füllen, aber nur die Lücken, bei dene diese Fläche dann 
auch wirklich an GND angeschlossen werden kann.

[H-G S. (haenschen)]

Danke, ich habe es so gemacht.

Bis auf den Abblockkondensator des Latch - der überspannt nicht genügend 
die 2 Stromleiterbahnen unterhalb des ICs.

[H-G S. (haenschen)]

Ich habe es doch geschafft den Abblockkondensator des Latches nach unten 
zu setzen.

Den 7805 kann ich nicht liegend designen da Sprint 6 scheinbar kein 
passendes Bauteil in der Bibliothek hat.


Wo müsste man denn die Masseflächen (sofern man brauchbare findet am 
Ende) an GND anschliessen ? Überall oder eher in der Nähe des 7805 dann 
?

[Georg (Gast)]

H-G S. schrieb:
> Den 7805 kann ich nicht liegend designen da Sprint 6 scheinbar kein
> passendes Bauteil in der Bibliothek hat.

Sowas DARF niemalsnienicht ein Hindernis sein, in allen CAD-Systemen 
kann man eigene Bauteile definieren und muss das auch.

Beim 7805 kann man das noch trivialer machen, wenn man schon unbedingt 
malen will statt konstruieren: ein Loch mit 3,2 mm im passenden Abstand 
und schon kann man das TO220 flachlegen.

Georg

[Eagle_Layouter (Gast)]

> Beim 7805 kann man das noch trivialer machen

Hab dir mal ein Vorschlag beigefügt wie du den 7805 vom Layout besser 
gestalten kannst.

[Matthias S. (Firma: matzetronics) (mschoeldgen)]

Der Kühlkörper stellt eine gewisse Masse dar, die an den Beinchen des 
7805 wackelt. Deswegen ist es, wenn man den Platz hat, immer gut, den KK 
und den Regler irgendwo festzuschrauben oder einen KK mit Lötfahnen zu 
nehmen, die man auf die Platine lötet.
Platz hast du bis Gründonnerstag, also leg ihn flach.

[H-G S. (haenschen)]

Puh ... ich habe mich die letzten Stunden (oder Tage ?) zu Tode 
geroutet.

Aber ich habe es recht weit geschafft - siehe Bild :-)
Hoffentlich sind keine Fehler drin.


Den 7805 montiere ich liegend, dafür messe ich ihn aus und zeichne mir 
ein neues Makro für Sprint 6. Das Makro aus der Datei vom Abacom hat 
komischerweise gleich 3 Bohrlöcher/Lötaugen die auch noch leicht 
versetzt sind am Befestigungsloch des 7805 - ich glaube den werde ich 
lieber nicht benutzen.

Den richtigen Kühlkörper für Liegend-Montage werde ich schon finden - 
vielleicht passt ja einer von denen die ich schon habe.

[Wolfgang (Gast)]

H-G S. schrieb:
> Aber ich habe es recht weit geschafft - siehe Bild :-)

Hast du den Tip von Tilo R. inzwischen mal durchdacht?

Beitrag "Re: Layout überprüfen bitte (8051)"
> Dazu habe ich folgenden Trick:
> Versuch' mal am linken EEPROM auf der rechten Seite alle Durchführungen
> einen Pin weiter unten zu machen.
> Und im Gegenzug an der linken Seite des SRAMs die Durchführungen eins
> nach oben zu schieben.

[Georg (Gast)]

H-G S. schrieb:
> Das Makro aus der Datei vom Abacom hat
> komischerweise gleich 3 Bohrlöcher/Lötaugen die auch noch leicht
> versetzt sind am Befestigungsloch des 7805

Für den 7805 selbst ist das nicht notwendig, denn biegst du eben 
passend, aber:

H-G S. schrieb:
> Den richtigen Kühlkörper für Liegend-Montage werde ich schon finden

Eben, von dem hängt der Abstand nämlich ab. Also zuerst KK wählen, aber 
eigentlich sollte das sowieso klar sein.

Georg

[H-G S. (haenschen)]

Wolfgang schrieb:
> Hast du den Tip von Tilo R. inzwischen mal durchdacht?
>
> Beitrag "Re: Layout überprüfen bitte (8051)"
>> Dazu habe ich folgenden Trick:
>> Versuch' mal am linken EEPROM auf der rechten Seite alle Durchführungen
>> einen Pin weiter unten zu machen.
>> Und im Gegenzug an der linken Seite des SRAMs die Durchführungen eins
>> nach oben zu schieben.


Meint er die Durchführungen von A0-A7 nach rechts um eins nach unten zu 
schieben ?

Das kollidiert aber mit den Datenleitungen unten rechts am EEPROM bzw. 
links unten am SRAM. Und der 6. Pin von links unten am SRAM will auch 
noch durchverbunden werden.

Ich werd noch krank wenn ich auf die Speicher schau :-)
Ich mach erst morgen weiter ...

[Wolfgang (Gast)]

H-G S. schrieb:
> Das kollidiert aber mit den Datenleitungen unten rechts am EEPROM bzw.
> links unten am SRAM. Und der 6. Pin von links unten am SRAM will auch
> noch durchverbunden werden.

Die unteren Leitungen würde das gar nicht betreffen. Es geht um die 
zwischen den Pins 2..10 bzw. 21..26 die immer um 150 mil statt der 
erforderlichen 50 mil hoch und runter springen.

[H-G S. (haenschen)]

Ich weiss jetzt warum ich das so gemacht habe: Pin 21 und 23 müssen an 
allen 3 Speichern verbunden werden. Wenn ich nicht 2 Lötaugen 
raufgegangen wäre mit AD0-7 dann könnte ich sie nicht einfach horizontal 
durchfädeln.

[Matthias S. (Firma: matzetronics) (mschoeldgen)]

H-G S. schrieb:
> 8051_CPU_Board.png

Zieh wenigstens noch eine Massebahn oben an den JEDEC Bausteinen lang, 
damit du gegen Vcc der Speicher noch einen Abblockkondensator machen 
kannst. So weit, wie die jetzt weg sind, bewirken die nicht so viel.
Deine /CS Logik ist mir auch noch nicht klar. Wie willst du denn mit 
einem einzigen Signal vom MC zwischen 3 Stück 32k Bausteinen auswählen?

Und wenn du Programme aus dem RAM ausführen willst, musst du beim 8051 
die Signale /RD und /PSEN verodern und damit den RAM selektieren. Bei 
meinem alten 8051 Board habe ich das mit einem 7408 gelöst, wimre. Ist 
aber lange her, ich nehme nur noch 89S52, die internen Flash haben.

[H-G S. (haenschen)]

Die Abblock-Kondensatoren habe ich genau aus dem Grund nach unten 
verlegt damit der Leitungsweg kürzer ist.

Die Chip-Select Logik erledigt das NAND und A15 + /WR + /RD, und das 
SRAM wird nicht zur Programmausführung benötigt bzw. es ist nicht 
möglich da in der Memorymap schon die EEPROMs die Funktion belegen. Das 
rechte EEPROM ist immer aktiv, hält aber die Pins auf hochohmig wenn es 
kein Read oder Write kriegt.

Das SRAM dient vor allem der Zwischenspeicherung eingetippter Werte, 
danach wird alles ins zweite EEPROM geschrieben.


Ich hoffe es funktioniert alles, aber so komplex ist es ja nicht.

[Wolfgang (Gast)]

Matthias S. schrieb:
> Und wenn du Programme aus dem RAM ausführen willst, musst du beim 8051
> die Signale /RD und /PSEN verodern und damit den RAM selektieren. Bei
> meinem alten 8051 Board habe ich das mit einem 7408 gelöst, wimre. Ist
> aber lange her, ich nehme nur noch 89S52, die internen Flash haben.

Endlich einer, der glaubt, den Schaltplan zu kennen und weiß, was da für 
EEPROMs und SRAM eingesetzt sind.

Haenschen mag den ja partout nicht zeigen :-(

[H-G S. (haenschen)]

Soweit ich weiss gibt es nur einen Typ von 32k EEPROM und SRAM im 
DIP-28.

[Matthias S. (Firma: matzetronics) (mschoeldgen)]

H-G S. schrieb:
> Das SRAM dient vor allem der Zwischenspeicherung eingetippter Werte,
> danach wird alles ins zweite EEPROM geschrieben.

Hä? Wenn du die Chips nicht ansprechen kannst, dann geht das nicht. Und 
nur mit A15 kannst du keine 3 Chips selektieren.
Hier ein wenig Lektüre:
http://web.mit.edu/6.115/www/document/8051.pdf
Und hier ist ein nettes kleines Board:
http://www.dos4ever.com/8031board/8031board.html

[H-G S. (haenschen)]

Wenn A15 Low ist, werden das linke EEPROM und das SRAM aktiviert.
Beim Lesen von Code mit PSEN wird das EEPROM ausgelesen und beim Lesen 
von Daten mit READ wird das SRAM ausgelesen (Harvard Architektur mit 
getrennten Programm- und Datenspeichern). In das SRAM kann man mit WRITE 
schreiben.

Dieses NAND dekodiert A15 und PSEN und WRITE so dass das rechte EEPROM 
nur reagiert wenn A15 High ist. Das rechte EEPROM ist mit seinem 
CS-Signal permanent auf Low also immer aktiviert, nur sind seine Ports 
hochohmig solange man nichts aus ihm liest oder in es hineinschreibt.

Ich glaube zumindest dass es funktioniert :-)