Moin,
im Tutorial hier habe ich gelesen, dass die Taktfrequenz eines ADC (in
meinem Fall ein ATtiny 88) zwischen 100kHz und 200kHz eingestellt werden
soll. Aber im Datenblatt konnte ich dazu aber nur das finden:
>>The ADC module contains a prescaler, as illustrated in Figure 17-3 on >>page
167, which generates an acceptable ADC clock frequency from any CPU >>frequency
above 100 kHz.
Kann ich den Takt auch höher, z.B. auf 250 kHz einstellen?
Die 200 kHz sind kein strikte obere Grenze. Oberhalb 200 kHz nimmt aber die Genauigkeit langsam ab. Wenn man mit 8 Bit zu Frieden ist, könnte man auch bis etwa 500-1000 kHz gehen, vor allem wenn man eine eher hohe Versorgungsspannung hat. Bei nur 250 kHz wird der Unterschied zu 200 kHz noch eher klein sein. Entsprechend dem höheren Takt sollte der Eingang niederohmiger sein, also besser keine 20 K sondern eher <= 10 K für die Quellimpedanz.
Jörg schrieb: > Aber im Datenblatt konnte ich dazu aber nur das finden: Dann such besser. "By default, the successive approximation circuitry requires an input clock frequency between 50 kHz and 200 kHz to get maximum resolution. If a lower resolution than 10 bits is needed, the input clock frequency to the ADC can be higher than 200 kHz to get a higher sample rate. It is not recommended to use a higher input clock frequency than 1MHz." Ganz offensichtlich an erwarteter Stelle im Datenblatt.
Jörg schrieb: > soll. Aber im Datenblatt konnte ich dazu aber nur das finden: >>>The ADC module contains a prescaler, as illustrated in Figure 17-3 on >>page > 167, which generates an acceptable ADC clock frequency from any CPU >>frequency > above 100 kHz. Dan lese im Datenblat "24.4 Prescaling and conversion timing" > Kann ich den Takt auch höher, z.B. auf 250 kHz einstellen? Einstellen kannst du ihn auch auf 250kHz und höher.
Lurchi schrieb: > Die 200 kHz sind kein strikte obere Grenze. Oberhalb 200 kHz nimmt aber > die Genauigkeit langsam ab. Genau. Als Faustformel kann man sagen, dass jede Verdoppelung der ADC-Frequenz über 200kHz hinaus etwa ein Bit nutzbare Auflösung des Wandlers kostet. > Entsprechend dem höheren Takt sollte der Eingang niederohmiger sein, > also besser keine 20 K sondern eher <= 10 K für die Quellimpedanz. Das ist, genau genommen, nur nötig, wenn das Eingangssignal auch entsprechend schnell ist. Aber klar: Nur dann wird man ja normalerweise höhere ADC-Frequenzen verwenden wollen, ansonsten würde das keinen Sinn ergeben.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.