LTSpice: Inverswandler wandelt nicht hoch

[Michael (Gast)]

Hallo

Ich möchte gerne aus einer niedrigen positiven Spannung eine höhere 
negative Spannung erzeugen. Da ich schon eine funktionierende 
Aufwärtswandlerschaltung habe und Aufwärtswandler und Inverswandler sich 
ja nur in der Anordnung der Bauteile unterscheiden sollten, war der 
Inverswandler schnell zusammengeklickt.

Zu meiner Überraschung funktioniert er aber überhaupt nicht wie 
erwartet. Der Wandler wandelt nicht hoch. Ich habe schon verschiedene 
Tastverhältnisse ausprobiert, weil dieser Wandlertyp ja laut Wikipedia, 
je nach Tastverhältnis, hoch und runter wandeln kann, aber das 
Grundproblem ließ sich nocht beseitigen: Es fließt kaum Strom durch die 
Diode.

Hat jemand von euch eine Idee, was das Problem an meiner Schaltung sein 
könnte?

Michael

[Achim S. (Gast)]

Michael schrieb:
> Hat jemand von euch eine Idee, was das Problem an meiner Schaltung sein
> könnte?

In der On-Phase schaltet dein Transistor nicht richtig durch. Du 
möchtest 9V an die Spule bringen. Du steuerst das Gate deines nFET aber 
nur mit 5V an - der Großteil der Spannung fällt am Transistor ab.

Und in der Off-Phase sperrt dein Transistor nicht. Denn das Gate liegt 
auf 0V, die Source wird aber auf negative Spannungen gezogen - also 
liefert der Transistor den Strom anstelle der Diode.

Versuchs mal mit einem pFET ;-)

[Michael (Gast)]

Hallo

Danke, ich hatte überhaupt nicht daran gedacht, dass man bei MOSFETs 
auch auf P und N achten muss. Mit einem P-Kanal-MOSFET und negativer 
Steuerspannung funktioniert die Schaltung jetzt.

Leider stellt mich das vor das nächste Problem: Ich habe doch noch keine 
negative Spannung, mit der ich das Gate aufziehen könnte.

[ArnoR (Gast)]

Michael schrieb:
> Leider stellt mich das vor das nächste Problem: Ich habe doch noch keine
> negative Spannung, mit der ich das Gate aufziehen könnte.

Natürlich hast du eine negative Spannung. Source liegt auf Vin=+9V, 
Masse ist daher 9V negativer, das reicht auch für normale 
P-Kanal-Mosfets. Und es gibt auch Logic-Level-p-Kanal-Typen, wie z.B. 
IRLx(x)9343.

[Uwe K. (kwe)]

Hallo Michael,

es hat etwas gedauert. Ich hatte mich mit Deiner Schaltung beschäftigt.
Zur Höhe der Ansteuerung des MOS-FET haben die anderen durchaus recht.
Könnte mit einer Bootstrap-Schaltung am Gate besser gehen.

Hauptpunkt, warum der Invert-Boost-Konverter in der Simulation nicht 
richtig funktioniert, liegt offensichtlich im LTSpice selbst. Der 
Pulsgenerator liefert zwar ein Ausgangssignal zwischen hohem 
Ausgangssignal und Null zur Ansteuerung des Gates. Im Nullzustand wird 
das Gate aber nicht entladen. Daher bleibt der MOS-FET immer leicht 
durchgesteuert. Ich hab das korrigiert, indem ich den neg.Fusspunkt des 
Pulsgenerators auf die negative Ausgangsspannung gezogen habe. Negativer 
Bootstrap eben.

Das Verhalten des Pulsgenerators kann ich so noch nicht beurteilen, da 
habe ich zu Hause das große LTSpice Buch. Werde morgen gleich mal 
reinschauen.

Meine Lösung kannst Du in den Screen-Shots sehen. Ich häng Dir noch das 
geänderte Simulationsprogramm dran.

Als Linktip: http://schmidt-walter.eit.h-da.de/smps/smps.html
Da gibt es Schaltnetzteil-Rechner und gute Erklärung.

MfG
kwe

[Michael (Gast)]

ArnoR schrieb:
> Natürlich hast du eine negative Spannung. Source liegt auf Vin=+9V,
> Masse ist daher 9V negativer, das reicht auch für normale
> P-Kanal-Mosfets.

Das kann ich im Moment nicht nachvollziehen. Bei Potential 0 ist bei mir 
auch der P-Kanal MOSFET zu. Bei -5V am Gate ist er offen.

[Michael (Gast)]

Uwe K. schrieb:
> es hat etwas gedauert. Ich hatte mich mit Deiner Schaltung beschäftigt.
> Zur Höhe der Ansteuerung des MOS-FET haben die anderen durchaus recht.
> Könnte mit einer Bootstrap-Schaltung am Gate besser gehen.

Ich möchte bei der Steuerspannung auf jeden Fall unabhängig von der 
erzeugten Spannung bleiben. Deshalb gehe ich im Moment davon aus, dass 
die Lösung mit P-Kanal MOSFET passender ist. Leider konnte ich keinen 
P-Kanal-MOSFET finden, der passende Werte hat, kein SMD-Bauteil ist und 
für den ein LTSpice-Model existiert.

> Hauptpunkt, warum der Invert-Boost-Konverter in der Simulation nicht
> richtig funktioniert, liegt offensichtlich im LTSpice selbst. Der
> Pulsgenerator liefert zwar ein Ausgangssignal zwischen hohem
> Ausgangssignal und Null zur Ansteuerung des Gates. Im Nullzustand wird
> das Gate aber nicht entladen. Daher bleibt der MOS-FET immer leicht
> durchgesteuert.

Seltsam. Mir hatte man erklärt, dass die Spannungsquellen immer ein 
Potential herstellen, also den Ausgang auf die eingegebene Spannung 
ziehen, sowohl rauf, als auch runter. Bei anderen Schaltungen hatte ich 
auch den Eindruck, dass das so passiert.

Danke auf jeden Fall für deine Zeit und Mühe.

[Michael (Gast)]

Uwe K. schrieb:
> Meine Lösung kannst Du in den Screen-Shots sehen. Ich häng Dir noch das
> geänderte Simulationsprogramm dran.
>
> Als Linktip: http://schmidt-walter.eit.h-da.de/smps/smps.html
> Da gibt es Schaltnetzteil-Rechner und gute Erklärung.

Danke für deine Mühe und den Link. Ich gucke mir den Rechner morgen mal 
an.

[Achim S. (Gast)]

Michael schrieb:
> Das kann ich im Moment nicht nachvollziehen. Bei Potential 0 ist bei mir
> auch der P-Kanal MOSFET zu. Bei -5V am Gate ist er offen.

Das liegt daran, dass du deiner Quelle einen Innenwiderstand von 4V 
gegeben hast. Da dein FET "eigentlich" immer leitet fließt so viel 
Strom, dass die Sourcespannung V_in auf unter 3V absinkt. Damit bleibt 
bei 0V am Gate die Ansteuerspannung U_GS wieder im Bereich der Schwelle, 
und die Schaltung "scheint" zu funktioneren (wenn auch mit grausigem 
Wirkungsgrad).

Korrekt wäre die Ansteuerung mit 9V (um den FET zu sperren) und 0V damit 
er leitet. Dann würde dein Inverswandler auch einen erträglichen 
Wirkungsgrad erreiche.

Uwe K. schrieb:
> Im Nullzustand wird
> das Gate aber nicht entladen. Daher bleibt der MOS-FET immer leicht
> durchgesteuert.

Nein: es wurde oben schon erklärt. Bei 0V am Gate geht in der ersten 
Schaltugnsversion die Source so weit auf negative Spannung, dass der 
nFET trotzdem wieder leitet.

[Achim S. (Gast)]

Achim S. schrieb:
> Das liegt daran, dass du deiner Quelle einen Innenwiderstand von 4V
> gegeben hast.

Oh man, natürlich einen Innwiderstand von 4 Ohm ...

[Michael (Gast)]

Achim S. schrieb:
> Das liegt daran, dass du deiner Quelle einen Innenwiderstand von 4V
> gegeben hast. Da dein FET "eigentlich" immer leitet fließt so viel
> Strom, dass die Sourcespannung V_in auf unter 3V absinkt. Damit bleibt
> bei 0V am Gate die Ansteuerspannung U_GS wieder im Bereich der Schwelle,
> und die Schaltung "scheint" zu funktioneren (wenn auch mit grausigem
> Wirkungsgrad).
>
> Korrekt wäre die Ansteuerung mit 9V (um den FET zu sperren) und 0V damit
> er leitet. Dann würde dein Inverswandler auch einen erträglichen
> Wirkungsgrad erreiche.

Das probiere ich nochmal, wenn ich wieder etwas Zeit habe. Danke für die 
Hilfe!