Hi, ich wollte eigentlich einen 100TX-Port eines Ethernet/WLAN-Moduls (HLK-RM04 mit Ralink RT5350 SoC) mit dem einer anderen existierenden Schaltung verbinden (DP83848 PHY) und dabei die Übertrager einsparen (es ist ein kompakter Aufbau, zu Demozwecken). Normalerweise lässt sich das relativ problemlos machen, ggf. mit kleinen Kondensatoren in jeder der vier Leitungen (RX+/- TX+/-), und in anderen Konfigurationen habe ich bereits gute Erfahrungen mit dem Prinzip gemacht. Dieses Modul allerdings erzeugt neben den üblichen Pulsen für die Autonegotiation jeweils gleichzeitig und etwa gleich lang ausserdem noch ein Gleichtaktsignal (d.h. TX+ und TX- wechseln gleichzeitig den Pegel), was (auf jeder Leitung gleich) wie zwei asynchron seriell geformte Datenbytes hintereinander aussieht. Leider macht mir das einen Strich durch die Rechnung, denn nur mit echten Übertragern in der Leitung würde es beim Empfänger ohne Effekt bleiben. Bei kapazitiver Kopplung aber verhindert es die Negotiation (ob es bei fixem Setup ohne Autonegotiation nicht kommt, konnte ich noch nicht herausfinden). Auf die Schnelle löse ich das Problem mit einem echten Übertrager zwischen beiden Ports, aber ich frage mich trotzdem: Was ist das? Wie könnte ich das per Konfiguration noch wegkriegen?! Jemand eine Idee? Danke, Kolja
:
Verschoben durch Moderator
Einfach mal an die Spec halten und doch Übertrager einbauen? So groß sind die nun auch nicht mehr.
Kolja W. schrieb: > Dieses Modul allerdings erzeugt neben den üblichen Pulsen für die > Autonegotiation jeweils gleichzeitig und etwa gleich lang ausserdem noch > ein Gleichtaktsignal (d.h. TX+ und TX- wechseln gleichzeitig den Pegel), Ethernet-Signale und deren Pegel sind leitungsseitig definiert, nicht chipseitig. Chipseitig gibt es zwei unterschiedliche Signalisierungen (die nach dem Übertrager leitungsseitig dasselbe Signal und die richtigen Pegel liefern). Eine dieser Signalisierungen* (die du offensichtlich wenigstens auf einer Seite hast) lässt nur unter sehr speziellen Bedingungen eine kapazitive Kopplung zweier PHYs zu. In diesem Fall kann man ggf. nur einen der beiden Übertrager pro TX und RX einsparen. D.h. du benötigst für möglichst wenig technische Umstände wenigstens einen Übertrager (normalerweise 1:1) pro TX und RX, der auf den beiden Seiten (also RT5350 bzw. DP83848) jeweils individuell gemäß Vorschlag des Chip-Herstellers angeschlossen wird (Abschlusswiderstände, chipseitige Mittenanzapfung etc.). Im Endeffekt sind in diesem Fall für die vereinfachte Kopplung über eine kurze Strecke also zwei entfernte Übertrager + Netzwerkleitung auf einen Übertrager zusammengeschrumpft, der aber dennoch beidseitig richtig angeschlossen werden muss. Aber selbst wenn eine kapazitive Kopplung möglich ist, müssen die RX/TX-Pins der PHYs diesseits und jenseits der Koppel-Cs richtig (d.h. gemäß Vorschlag des Chip-Herstellers) abgeschlossen werden. * Kann dir gern den Unterschied erklären. Aber vielleicht geht das hier zu weit.
Hi, > ggf. nur einen der beiden Übertrager pro TX und RX einsparen. Das hatte ich gestern tatsächlich schon erfolgreich in einem fliegenden Aufbau ausprobiert und werde es in der Anwendung so machen müssen. Für einen Übertrager ist gerade noch Platz in dem beengten Gehäuse. Meine Posting ist die Frage nach den Hintergründen, die mir in diesem Fall unklar sind, und da wäre ich dankbar, wenn weitere Erläuterung von Dir über die.. > Chipseitig gibt es zwei unterschiedliche Signalisierungen ..Aufschluss bringt! Dank im Voraus, Kolja
Moin, Eberhard H. schrieb: > * Kann dir gern den Unterschied erklären. Aber vielleicht geht das hier > zu weit. Nein, das geht keinesfalls zu weit. Bin auch ganz Ohr. Gruss WK
OK, dann so knapp es geht. Zunächst unterscheidet man bei Ethernet-PHYs zwischen Current-Mode-PHYs (meist früher verwendet, normalerweise mit externen RX/TX-Abschlusswiderständen) und Voltage-Mode-PHYs (heute üblich, sowohl bei 100Base-TX als auch bei 1G, meist integrierte Abschlusswiderstände). Wie immer gibt es auch Ausnahmen. Die PHY-Hesteller erwähnen meist nicht, um welche PHY-Spezies es sich handelt, man kann es aber normalerweise an der Beschaltung der Übertrager erkennen. Hierzu sollte man aber nur die Vorschläge des jeweiligen PHY- bzw. Switch-Herstellers und keinesfalls irgend welche anderen Beschaltungsvorschläge, wie z.B. von Übertragerherstellern zu Rate ziehen. Bei 100Base-TX werden für die Übertragung leitungsseitig drei Zustände per MLT-3 kodiert. Die Unterschiede der chipseitigen Signalisierung beim Senden sollen anhand der Current-Mode-PHYs beschrieben werden, bei denen die PHY-Ausgänge TX+ und TX- Stromsenken sind (gilt bei Voltage-Mode-PHYs mit Push/Pull-Ausgängen sinngemäß). 1. Das häufigere Verfahren Bei Zustand 1 fließen von der analogen Versorgung (meist 3,3V) über die chipseitige Mittenanzapfung des TX-Übertragers und eine der beiden Wicklungshälften 40mA in den Anschluss TX+ hinein nach GND. Der Anschluss TX- ist stromlos. Bei Zustand 2 fließen von der analogen Versorgung über die chipseitige Mittenanzapfung des TX-Übertragers und beide Wicklungshälften jeweils 20mA in beide Anschlüsse TX+/TX- hinein nach GND. Bei Zustand 3 fließen von der analogen Versorgung über die chipseitige Mittenanzapfung des TX-Übertragers und die andere Wicklungshälfte 40mA in den Anschluss TX- hinein nach GND. Der Anschluss TX+ ist stromlos. Bei richtigen Abschlusswiderständen chipseitig und dem richtigem Übersetzungsverhältnis der Übertrager (heute wegen Auto-Crossover normalerweise 1:1) wird leitungsseitig die per IEEE-802.3 spezifizierte Spannungsamplitude erzeugt. Die Amplitude des 40mA-Stroms für die Stromsenken des Ethernet-PHYs (insgesamt 4) wird mit einem einzigen Widerstand eingestellt (bei einem Switch mit integrierten PHYs für alle PHYs). Damit kann man bei Bedarf für ein bestimmtes Design insgesamt die TX-Signalpegel auf der Leitung anpassen, falls z.B. die Dämpfung des ausgewählten Übertragers von sonst üblichem Werten abweicht. Das bemerkt man spätestens bei einem Compliance-Test. 2. Das weniger häufige Verfahren Die Zustände 1 und 3 werden chipseitig genau wie bei Verfahren 1 erzeugt. Bei Zustand 2 wird statt "2x halber Strom" dagegen "2x kein Strom" verwendet. Man wird schnell einsehen, dass bei Übertrager-Kopplung beider Verfahren auf der Leitung dieselben Signale entstehen. Der Vorteil von Verfahren 2 ist klar: Die durchschnittliche Stromaufnahme des (grundsätzlich stromhungrigen) Ethernet-PHYs ist deutlich geringer. Aber moderne Voltage-Mode-PHYs schaffen das auch. Dieser scheinbare Vorteil der kleineren mittleren Stromaufnahme bei Verfahren 2 wird aber wegen dem ständigen Wechsel des Summenstroms (40mA/0mA/40mA/0mA etc.) mit größeren Störungen auf der analogen Versorgung erkauft, denn bei Verfahren 1 ist der Summenstrom mit 40mA konstant, aber mit Mittel damit auch größer als bei Verfahren 2. Ein weiterer Nachteil von Verfahren 2 ist die (von dir bereits festgestellte) Tatsache, dass eine ordentliche kapazitive Kopplung zweier PHYs so gut wie nicht möglich ist. Erst wenn man wenigstens einen Übertrager nimmt (der richtig beschaltet ist) klappt auch eine solche "Back-to-Back-Kopplung" zweier PHYs auch mit PHYs, die das Verfahren 2 für die MLT3-Signalisierung verwenden. Es gibt übrigens PHY-Hersteller die beide Verfahren für 100Base-TX-PHYs verwenden. Bei der richtigen chipseitigen Beschaltung der Übertrager (jeweils nach PHY-Herstellerangaben!) spielt es keine Rolle, ob es ein Current-Mode-PHY oder ein Voltage-Mode PHY ist. Bei einer kapazitiven Kopplung (soweit sie denn grundsätzlich geht, s.o.) entfallen zwar die Übertrager, aber es müssen dennoch zwingend die Abschlusswiderstände direkt an den PHYs vorhanden sein (intern oder extern, aufpassen by Current-Mode-PHYs), wobei wiederum Current-Mode-PHYs und Voltage-Mode PHYs beliebig kombiniert miteinander gekoppelt werden können.
Angehängte Dateien:
-
LAN8740A-magnetics.png
53 KB
Danke für Deine Erklärung. Eberhard H. schrieb: > Die PHY-Hesteller erwähnen meist nicht, um welche PHY-Spezies es sich > handelt, man kann es aber normalerweise an der Beschaltung der > Übertrager erkennen. Kannst Du vielleicht kurz in der Praxis zeigen wie das geht? Als Beispiel habe ich mal den relevanten Ausschnitt aus dem Datenblatt des Microchip (ehem. SMSC) LAN8740A angehängt. http://www.microchip.com/wwwproducts/en/LAN8740A Wie erkennt man da um was für einen Typ es sich handelt?
Gerd E. schrieb: > Als Beispiel habe ich mal den relevanten Ausschnitt aus dem Datenblatt > des Microchip (ehem. SMSC) LAN8740A angehängt. > > Wie erkennt man da um was für einen Typ es sich handelt? Beim LAN8740A-Beispiel siehst du zunächst die 3,3V mit einer Ferrit-Perle entkoppelt. Diese entkoppelte Spannung geht an VDD1A und VDD2A und an die chipseitigen Mittenanzapfungen der Übertrager. Dies sind alles analoge Versorgungen. Die Tatsache, dass die analoge Versorgung an die Mittenanzapfungen der Übertrager geht, bestätigt, dass es sich um einen Current-Mode-PHY handelt, siehe meine obige Beschreibung. Die vier RX/TX-Abschlusswiderstände gehen ebenfalls an dieselbe analoge (unbedingt NICHT an die digitale) Versorgung. Alternativ (und übertragungstechnisch äquivalent) hätte man die beiden Abschlusswiderstände bei TX bzw. die beiden bei RX bei diesem Current-Mode-PHY statt an die analoge Versorgung paarweise je an einen 100nF-Kondensator legen können, der nach GNDA geht. Du kannst selbst überlegen, welche Spannung sich dann jeweils an diesen beiden Kondensatoren im Betrieb einstellen würde. Anhand der Beschaltung lässt sich nur feststellen, um welche Spezies (Current/Voltage-Mode) es geht, nicht welches der beiden beschriebenen Signalisierungsverfahren bei 100Base-TX angewandt wird. Das kann man entweder mit einem Scope ausreichender Bandbreite direkt an den beiden TX-Pins* des PHYs feststellen oder (viel umständlicher) indem man bei einem Current-Mode-PHY den Strom bei einer kontinuiertlichen Übertragung in eine der beiden chipseitigen Mittenanzapfungen (nämlich jene, bei der gerade gesendet wird) hinein misst. Ist dieser Strom deutlich kleiner als 40mA, ist es vermutlich das seltene Verfahren 2. Beim LAN8740A (kenne ich nicht aus eigener Erfahrung) würde ich das "normale" Verfahren 1 vermuten, so dass damit einer kapazitiven Kopplung nichts im Wege steht, sofern der Link-Partner ebenfalls das Verfahren 1 verwendet und die RX/TX-Pins auf beiden Seiten korrekt terminiert sind. * Wegen Auto-Crossover kann statt an den TX-Pins auch an den beiden RX-Pins gesendet werden (und dann an den TX-Pins empfangen). Für den Anfänger meist überraschend sind bei einem Current-Mode-PHY die Signalpegel chipseitig an den beiden TX-Pins (bzw. an jenem Port, an dem gerade gesendet wird) - falls er überhaupt auf die Idee kommt, an dieser Stelle mal genauer hinzuschauen. Und nur wer das verstanden hat, weiß auch, wie man bei einem Current-Mode-PHY einen chipseitigen ESD-Schutz der RX/TX-Pins NICHT ausführt.
Danke für Deine Erklärung. Nun, mein Modul scheint Zustand 2 mal so, mal so zu erzeugen? Ohne Übertrager daran, aber mit je 50 Ohm gegen die Spannung hoch, an die sonst auch die Mittelanzapfung chipseitig angeschlossen würde, sieht man parallel zu den FLP für die Autonegotiation spannungsmässig mal beide low, mal beide high, nur gelegentlich (solange low) eben durch die kurzen FLP (high auf nur einer Leitung) unterbrochen. Wie gesagt, das sieht im Gesamtbild aus wie eine asynchron serielle Übertragung, zwei Bytes 8N1, vielleicht 0xAA, 0x55 oder so. Ich kann da noch keinen Zusammenhang herstellen oder deuten, was es der Zweck sein könnte. Gelegentliches Stromsparen? Die eigentliche normale Übertragung nach erfolgreicher Negotiation habe ich noch gar nicht betrachten können. Vielleicht habe ich morgen mal die Zeit, einen Screenshot von den Verläufen zu machen. Grüsse, Kolja
Hallo zusammen, wieder einiges gelernt, habe aber noch eine andere Frage, vielleicht kann die jemand beantworten. Im Schaltplanausscnitt von Gerd ist rechts ein 3kV Kondensator eingezeichnet, der an Chassis-Gnd angschlossen ist. Oft sieht man diesen Kondensator aber auch an die GND -Seite der Phys angeschlossen, diese Anschlussform ist meiner Meinung nach richtig, um einen Rückflusspfad für die Streukapazität der Übertrager zu liefern. Bin aber schon mit beiden Varianten durch die EMV Prüfungen gekommen. Wäre nett, wenn hierzu jemand etwas sagen könnte. Gruß Volker
Volker schrieb: > Im Schaltplanausscnitt von Gerd ist rechts ein 3kV Kondensator > eingezeichnet, der an Chassis-Gnd angschlossen ist. Oft sieht man diesen > Kondensator aber auch an die GND -Seite der Phys angeschlossen, diese > Anschlussform ist meiner Meinung nach richtig, um einen Rückflusspfad > für die Streukapazität der Übertrager zu liefern. Ist der nicht nur zum Ableiten von ESD gedacht? Bei z.B. PoE-betriebenen Geräten im Kunststoffgehäuse gibt es dann aber nicht so viele Möglichkeiten außer dem GND der Schaltung das anzuschließen.
Kolja W. schrieb: > Danke für Deine Erklärung. > > Nun, mein Modul scheint Zustand 2 mal so, mal so zu erzeugen? Ohne > Übertrager daran, aber mit je 50 Ohm gegen die Spannung hoch, an die > sonst auch die Mittelanzapfung chipseitig angeschlossen würde, sieht man > parallel zu den FLP für die Autonegotiation spannungsmässig mal beide > low, mal beide high, nur gelegentlich (solange low) eben durch die > kurzen FLP (high auf nur einer Leitung) unterbrochen. Hm, offensichtlich hast du noch gar keinen stabilen Link und beide PHYs sind ganz "normale" Current-Mode-PHYs? Bei einem stabilen Link solltest du wenigstens das Idle-Pattern sehen. Vielleicht für deinen Spezialfall versuchsweise auf beiden Seiten (!) Auto-Negotiation abschalten? Hab inzwischen weiter bezüglich den beiden beschriebenen Signalisierungsverfahren recherchiert. Marvell bezeichnet PHYs nach dem Verfahren 1 als Class-A-PHYs, und PHYs nach dem Verfahren 2 als Class-B-PHYs. Aber vielleicht ist das inzwischen schon überflüssig, da du bereits drei Zustände feststellen kannst. Zumindest die Methode zur messtechnischen Feststellung, ob Class-A oder Class-B muss ich insofern korrigieren, dass man mit angeschlossenen Übertragern bei einem Current-Mode-PHY auf jeden Fall den Strom in die jeweilige Mittenanzapfung hinein oder (genau so umständlich) direkt in den aktiven TX-Leitungen messen muss, da die chipseitigen TX-Pegel bei einem Current-Mode-PHY im Normalfall immer symmetrisch zur analogen Versorgung sind, egal ob Class-A oder Class-B. Möglicherweise kann man aber auch ohne Eingriff in die Zuleitungen bei Class-B einen kleinen Spannungs-Ripple irgendwo auf der 3,3V-Versorgung messen, der synchron zum Ethernet-Signal ist. Hat man dagegen schon eine C-Kopplung ausschließlich mit Abschlusswiderständen realisiert und ist sich sicher, dass es ein Current-Mode-PHY ist (wie im diskutierten Fall), erkennt man das verwendete Signalisierungsverfahren eindeutig an den Signalpegeln der aktiven TX-Pins. Der Arbeitspunkt wird dann bei Class-A dauerhaft um ca. 20mA * 50 Ohm = 1V negativer sein als die analoge Versorgung, d.h. die Signalpegel sind differentiell symmetrisch zu diesem Arbeitspunkt, sprich bei 3,3V analoger Versorgung erhält man TX-seitig* die drei Spannungspegel von ca. 3,3V, 2,3V und 1,3V. Ansonsten ist es m.E. kein stabiler Link. Bei Class-B bekäme man ohne Übertrager und mit 50-Ohm-Abschlusswiderständen dagegen nur zwei Spannungspegel bei 3,3V (2x 0mA oder 1x 0mA am gemessenen Pin und 1x 40mA am anderen Pin) und bei ca. 1,3V (1x 40mA am gemessenen Pin und 1x 0mA am anderen Pin). Damit ist natürlich keine C-Kopplung möglich, da einer der drei Zustände fehlt. * RX-seitig liegt der Arbeitspunkt je nach PHY auch bei C-Kopplung meist bei 3,3V oder manchmal auch bei 2,5V (nämlich jeweils gleich wie bei Übertrager-Kopplung).
Angehängte Dateien:
Volker schrieb: > Hallo zusammen, > > wieder einiges gelernt, habe aber noch eine andere Frage, vielleicht > kann die jemand beantworten. > Im Schaltplanausscnitt von Gerd ist rechts ein 3kV Kondensator > eingezeichnet, der an Chassis-Gnd angschlossen ist. Oft sieht man diesen > Kondensator aber auch an die GND -Seite der Phys angeschlossen, diese > Anschlussform ist meiner Meinung nach richtig, um einen Rückflusspfad > für die Streukapazität der Übertrager zu liefern. > Bin aber schon mit beiden Varianten durch die EMV Prüfungen gekommen. > > Wäre nett, wenn hierzu jemand etwas sagen könnte. > Die in obigem Schaltplanauszug gezeigten Widerstände und der 1nF/3kV-Kondensator sind Teil eines vereinfachten und kontrovers diskutierten Bob-Smith-Filters, das übrigens bei PoE-Anwendungen meist durch die PoE-Versorgung kurzgeschlossen und damit unwirksam wird. Es gibt tatsächlich auch noch einen weiteren 1nF/2kV-Kondensator, der zwischen Schirm des RJ-45 bzw. dem Chassis und der System-Masse platziert ist. Hab einen Auszug aus einem älteren Evalboard von Micrel angehängt, der beide 2kV-Kondensatoren zeigt (die vier RX/TX-Abschlusswiderstände am PHY sind in diesem Ausschnitt nicht gezeigt). Es gibt sehr unterschiedliche Methoden (und viele Applikationsberichte der PHY- und Switch-Hersteller), Schirm/Chassis und System-Masse miteinander zu verbinden (immer nur an einem einzigen ausgesuchten Punkt). Statt den typischen 1nF/2kV sieht man teilweise auch Ferrit-Perlen oder sogar Widerstände als Potentialausgleich.
Hi, > Hm, offensichtlich hast du noch gar keinen stabilen Link und beide PHYs > sind ganz "normale" Current-Mode-PHYs? Schon witzig, wohin die Antworten führen können, aber damit sind wir bei meiner ganz ursprünglichen Frage (und Überschrift). Ja, es geht noch um die Phase der Autonegotiation. Da ist noch kein Idle und IMHO kein MLT-3. Eigentlich nur FLP-Pulse. Das unerwartete im Gleichtakt auf beide Anschlüsse aufgeprägte zusätzliche Muster kann ich mir nicht erklären und bisher ist noch niemand hier überhaupt darauf eingegangen. Ich werde bei Gelegenheit noch einen Screenshot anfertigen. Irgendjemand? Kolja
P.S. .. das soll nicht heissen, dass ich die übrigen Informationen nicht auch begrüssen würde - danke :) (ich sehe das alles sonst immer eher nur recht digital) .. Kolja
> Vielleicht für deinen Spezialfall versuchsweise auf beiden Seiten (!) > Auto-Negotiation abschalten? Das habe ich noch nicht hinbekommen, weil ich zwar nach langer Suche endlich so grob weiss, wie ich auf dem fraglichen Modul überhaupt an irgendwelche PHY-Register rankommen könnte und was drin stehen sollte, aber dazu müsste ich erst an die Original-Firmware ran, das führt vom hundertsten ins tausendste und da ist es einfacher, einen Übertrager einzubauen. Zumal ich dann auch immer noch keine Erklärung für das Muster hätte... Kolja
Kolja W. schrieb: > Hi, > >> Hm, offensichtlich hast du noch gar keinen stabilen Link und beide PHYs >> sind ganz "normale" Current-Mode-PHYs? > > Schon witzig, wohin die Antworten führen können, aber damit sind wir bei > meiner ganz ursprünglichen Frage (und Überschrift). Ja, es geht noch um > die Phase der Autonegotiation. Da ist noch kein Idle und IMHO kein > MLT-3. Eigentlich nur FLP-Pulse. > > Das unerwartete im Gleichtakt auf beide Anschlüsse aufgeprägte > zusätzliche Muster kann ich mir nicht erklären und bisher ist noch > niemand hier überhaupt darauf eingegangen. Ich werde bei Gelegenheit > noch einen Screenshot anfertigen. Irgendjemand? > > Kolja Kann es sein, dass du während der Auto-Negotiation ein Link-Code-Wort (LCW) fehlinterpretierst? Dieses ist Teil eines FLP-Bursts und ist in der Tat nicht MLT-3-kodiert. Wenn es keine Komplikationen beim Verbindungsaufbau gibt, hat man normalerweise wenig Zeit, ein LCW überhaupt wahrzunehmen. Ein paar Screen-Shots würden wahrlich helfen. Nochmals: Falls beide Link-Partner Class-A-PHYs* sind und beide Seiten richtig terminiert sind, sollte eine Auto-Negotiation auch bei einer C-Kopplung klappen. Wie groß sind die Koppel-Cs? 4x 100nF wären üblich. Normalerweise wird für eine festverdrahtete Verbindung zweier PHYs (wie in deinem Fall) eine kreuzweise RX/TX-Verbindung mit fester Speed-Einstellung ohne Auto-Negotiation empfohlen, denn damit erhält man einen sehr schnellen Verbindungsaufbau ohne Komplikationen. Ansonsten ist bei Ethernet-Verbindungen immer wichtig, dass beide Link-Partner dieselbe Einstellung haben (im Normalfall immer alle Automatiken an), sonst kommt es in den meisten Fällen zum gefürchteten Duplex-Mismatch. Der häufigste Fehler bei 100Base-TX: Einer der Link-Partner ist fest für 100Mbps und Vollduplex eingestellt, der andere steht auf Auto-Negotiation. Letzterer erkennt zwar die 100Mbps korrekt, fällt aber zwangsläufig in den Halbduplex-Mode. Bei TCP/IP bemerkt man das nicht sofort, erst wenn der Durchsatz dramatisch einbricht. Da es bei deiner Anwendung offensichtlich schwierig ist, an den PHY-Einstellungen etwas zu ändern, bleibt dir nur die Voreinstellung, die dann hoffentlich auf beiden Seiten Auto-Negotiation ist. * Deshalb sind die oben beschriebenen Hintergundinformationen grundsätzlich nicht für die Katz, wenn man über eine C-Kopplung zweier Ethernet-PHYs nachdenkt. Glücklicherweise sind die Class-B-PHYs nicht so verbreitet wie die Class-A-PHYs.
Angehängte Dateien:
-
gt1.png
6 KB -
gt3x.png
1,3 KB -
gt16000.png
2 KB
gt3x.png: Überblick. Man sieht's etwa alle 15..20 ms zusammen mit den FLP. gt1.png: oben Kanal 1 2x gezoomt, mittig die Differenz (IMHO FLP). Suboptimal gemessen, das ist nicht meine Stärke.. gt16000.png: Das Gleichtaktsignal liesse sich als 16000 bps 8N1 UART Daten interpretieren...
> Kann es sein, dass du während der Auto-Negotiation ein Link-Code-Wort > (LCW) fehlinterpretierst? Ja, Zusammenhang ist gut möglich, zumindest passt es vom Timing her; es scheint sich aus 62,5us-Fragmenten zusammenzusetzen, was zu 125us Pulsabstand passen würde?
Hm, man muss wohl tatsächlich deuten, dass - für einen Puls beide Ausgänge low gehen und dann kurz einer davon high - für keinen Puls beide Ausgänge high bleiben
Das sind tatsächlich LCWs, die während der Auto-Negotiation zwischen den Link-Parnern ausgetauscht werden, und zwar solange, bis sie einen gemeinsamen Nenner = Link finden. Normalerweise ist das innerhalb von wenigen Sekunden abgeschlossen. Bei dir scheint es aber Komplikationen zu geben, wodurch kein Link zustande kommt und immer dasselbe (erste) LCW verschickt wird. Aus den LCW-Bursts lese ich das Bitmuster 1 0 0 0 0 1 1 1 1 0 1 0 0 0 0 0 heraus. Das würde heißen, dass folgende Eigenschaften angeboten werden: Bits 0-4 = S0-S4 = 1 0 0 0 0 = IEEE-802.3 Bits 5-8 = A0-A3 = 1 1 1 1 = 10Base-T, 100Base-TX, beide Voll-Duplex Bit 10 = A5 = 1 = PAUSE bei Voll-Duplex erlaubt Bit 14 = A14 = 0 = kein Acknowledge = erstes LCW (bis akzeptiert) Das scheint zunächst OK, auch wenn die Trennung bei den 1er-Bits ziemlich dürftig ist. Aber das könnte auch am Messaufbau bzw. der Bandbreite des Scopes liegen. Gemäß Spannungspegeln sind deine Messungen an einer C-Kopplung gemacht worden. Klappt das Ganze denn mit einem Übertrager?
> Komplikationen > Messungen an einer C-Kopplung Da es mir um eine Erklärung genau dieses Musters ging, habe ich die Gegenseite weggelassen, das erklärt die "Komplikationen" ;) Einzige Beschaltung ist je 50 Ohm gegen 1,8V, was bei dem Modul korrekt ist. Mit je einem Kondensator zur Gegenstelle gekoppelt (probiert: 33 oder 100 nF) sah es damals prinzipiell aber genauso aus (plus von der Gegenstelle kommende Pulse), und ging nie über diese Phase hinaus. Also irgendwelche Komplikationen waren da auch, daraus entstand die weitere Untersuchung. Auf der Gegenseite, also jenseits der Kondensatoren, am anderen PHY, sah das prinzipiell Gleiche eben nicht so aus, daher wunderte mich der Wechsel im Gleichtakt und drängte sich als "Seltsamkeit" (für mich) in den Vordergrund als Ursache... Mit (einem) Übertrager dazwischen funktioniert's komplett, das ist akzeptabel. Es ist jetzt drum nicht mehr vorrangig, eine andere funktionierende Kombi zu suchen oder es unbedingt kapazitiv hinzukriegen; ich möchte nur ergründen, warum es kapazitiv nicht ging. Dass die Gegenseite mit 3,3V Analogspannung arbeitet, sollte eigentlich keine Rolle spielen? Hm. Den "anderen" PHY (DP83848) habe ich in der Vergangenheit bereits erfolgreich kapazitiv mit seinesgleichen sowie LAN8720 koppeln können. Kolja
Kolja W. schrieb: > Einzige Beschaltung ist je 50 Ohm gegen 1,8V, was bei dem Modul korrekt ist. Da liegt der Hund begraben. Die extrem niedrigen 1,8V für die analoge Versorgung sind bisher nicht genannt worden. Die für 100Base-TX nötige Amplitude von +-1V kann bei 1,8V analoger Versorgung m.E. nur mit 1:1-Übertragern (und einem Current-Mode-PHY*) klappen und nicht per C-Kopplung. Die drei chipseitigen MLT-3-Pegel sind dann mit einem 1:1-Übertrager +2,8V, +1,8V und +0,8V gegenüber GND. Das solltest Du mit dem (einen) Übertrager nun bestätigen können, z.B. mit einem Idle-Pattern. * Bei einem Voltage-Mode-PHY würde sich der Arbeitspunkt von der analogen Versorgung Richtung GND verschieben (ähnlich wie bei der C-Kopplung), wodurch die nötige Amplitude nicht mehr machbar wäre.
Ja, da hatt' ich im Leben nicht dran gedacht, obwohl es doch eigentlich so naheliegend ist. Danke! - Kolja
Angehängte Dateien:
-
ethernet_100mbit.png
24 KB
Vielen Dank auch von mir, für die ausführliche Erklärung. Zur Ergänzung noch ein kleines Bildchen, welches ich vor kurzem auf meinem Oszi hatte: Es zeigt das differentielle Ethernet-Signal zwischen Phy und Übertrager. Die Kurve im unteren Teil ist die Differenz zwischen Kanal 1 und Kanal 2. Die Übertragungsgeschwindigkeit beträgt 100 MBit/s. Duke
Angehängte Dateien:
@ Duke: Das ist ein sehr schöner MLT-3-Screen-Shot, mit ausreichend Bandbreite! Diese sauberen 100Base-TX-Signale gehören wahrscheinlich zu einem Current-Mode-PHY mit 2,5V Analogversorgung, was nicht ganz so häufig ist. Von mir noch ein Screen-Shot eines chipseitigen NLP* bei einem Current-Mode-PHY mit 3,3V Analogversorgung und terminierter Leitung, aber ohne Link-Partner, leider nur mit 200MHz Bandbreite (ausreichend für einen NLP): Gelb = TXP, türkis = TXN, rot = Differenz (wird auf der Netzwerkleitung übertragen). * Normal Link Pulse, ist auch Teil des FLP = Fast Link Pulse
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.