Hi, ich bin gerade dabei ein Layout zu entwerfen. Es kommt ein QFN-Chip drauf der eine Thermische Fläche unterm Chip hat. Es geht nun darum wie man diese Fläche korrekt erstellt. Ich habe mit dem Layer "Pads" ein passendes Polygon gezeichnet. Ich habe ebenfalls ein Polygon auf den Top Layer gelegt. Ich erhalte nun einen Fehler: "Layer Abuse" Kennt sich jemand damit aus? Gruß Tho
:
Verschoben durch User
Du legst im Library-Symbol ein Pad genau in der Größe des Center-Pads des ICs an. Dieses bekommt das Signal "GND". Später im Board-Layout kannst du unter dem Chip eine weitere, beliebig große und beliebig geformte Kupferfläche als zusätzliche Kühlfläche anlegen (als Polygon zeichnen), die du ebenfalls mit GND verbindest (NAME). Dadurch wird das GND Pad des ICs dann in diese (größere) Kupferfläche eingebettet. Wichtig ist noch, für das Polygon (im Board) die Thermals zu deaktivieren.
Hi, den Beitrag habe ich auch schon gesehen. Allerdings versteh ich ihn nicht. Was muss nun tatsächlich getan werden? Polygon zeichnen auf Layer "Pads" dann einige Vias in das Polygon zeichnen dann Polygon auf "Top" Layer zeichnen und dann Lötstopplack in tStopp entfernen im Bereich des Polygon. Ok das hab ich getan aber der Fehler ist ja immernoch da... Oder kann man ihn ignorieren? Gruß Tho
Joe F. schrieb: > Du legst im Library-Symbol ein Pad genau in der Größe des Center-Pads > des ICs an. Im Symbol ein Pad anlegen in der Größe? hää? meinst du im Package? Joe F. schrieb: > Später im Board-Layout kannst du unter dem Chip eine weitere, beliebig > große und beliebig geformte Kupferfläche als zusätzliche Kühlfläche > anlegen wieso eine zusätzliche beliebig große? Joe F. schrieb: > Wichtig ist noch, für das Polygon (im Board) > die Thermals zu deaktivieren. und warum?
:
Bearbeitet durch User
Tho S. schrieb: > hää? In der Größe des Center-Pads des ICs. Ja im "Package", meine Güte. Heisst halt in jedem Programm anders, und Eagle ist nicht mein Alltagsprogramm. Tho S. schrieb: > Joe F. schrieb: >> Später im Board-Layout kannst du unter dem Chip eine weitere, beliebig >> große und beliebig geformte Kupferfläche als zusätzliche Kühlfläche >> anlegen > > wieso eine zusätzliche beliebig große? Üblicherweise befinden sich die Footprints der ICs in Libraries, und da hat zusätzliches Kupfer zur Kühlung erstmal nichts zu suchen. Da gehört lediglich das zum Löten notwendige Center-Pad rein. Die zusätzliche Kupferfläche legst du dann erst im Layout an. Dadurch hast du die Flexibilität auf die jeweiligen Gegebenheiten deines Layouts (Nachbarbauteile, Leiterbahnen auf TOP) Rücksicht zu nehmen. > > Joe F. schrieb: >> Wichtig ist noch, für das Polygon (im Board) >> die Thermals zu deaktivieren. > > und warum? Damit das Center-Pad und das Polygon eine durchgehende Kupferfläche werden. Wenn die Thermals eingeschaltet sind, trennt Eagle das Polygon vom Center-Pad und verbindet beides nur noch durch 4 relativ dünne Stege.
:
Bearbeitet durch User
Joe F. schrieb: > Du legst im Library-Symbol ein Pad genau in der Größe des Center-Pads > des ICs an. Dieses bekommt das Signal "GND". > Später im Board-Layout kannst du unter dem Chip eine weitere, beliebig > große und beliebig geformte Kupferfläche als zusätzliche Kühlfläche > anlegen (als Polygon zeichnen), die du ebenfalls mit GND verbindest > (NAME). Dadurch wird das GND Pad des ICs dann in diese (größere) > Kupferfläche eingebettet. Wichtig ist noch, für das Polygon (im Board) > die Thermals zu deaktivieren. Das war in den alten Eagle-Version vor 7(?) nötig. "Wenn die Standard-Padformen nicht ausreichen um die entsprechende Form der Lötfläche zu zeichnen, können Sie mit einem Polygon oder mit zusätzlichen Wires erweitert werden. Sobald der Mittelpunkt eines Pads o der SMDs innerhalb der Polygonfläche liegt bzw. einer der Wires, die Sie zum Zeichnen der Padform verwenden, im Mittelpunkt des Pads/SMDs beginnt, wird dieser als zum Pad/SMD zugehörig betrachtet." tStop, bStop, tCream und bCream müssen selbst gezeichnet werden.
Vielen Vielen Dank jetzt komm ich der Sache näher. Wenn ich Vias in die Fläche mache dann möchte Eagle, dass ich diese auch verbinde, dadurch muss ich im Layout Leiterbahnen zu den Vias legen oder kann man das irgendwie umgehen? Ich konnte noch nicht herauslesen ob ich tatsächlich beide Polygone erstellen soll, also einmal im Layer Top und einmal im Layer Pads? Gruß Tho
Arc Net tut mir Leid ich verstehe nicht was Sie sagen möchten?
Also ich kann nochmal Schritt für Schritt erklären was ich getan hab. Zuersteinmal ist das Bauteil komplett von mir selbst erstellt. Ich hatte die Thermische Fläche zuerst überhaupt nicht beachtet da ich nicht von ihr wusste. 1.Ich habe jetzt nachträglich in meiner Skizze einen Pin hinzugefügt der den Namen Thermal_Pad_GND hat. 2.Ich habe zwei Polygone im Package erstellt welche die Größe des Thermal Pads haben auf den Layern "Pads" und "Top". 3. Ich habe Vias in das Polygon für die Wärmeabfuhr gezeichnet. 4.Im Device Manager hab ich dann den Pin mit dem Thermal Pad verbunden zusätzlich tauchen die Vias auf die ich auch verbinden soll und das auch getan hab. habe ich bisher einen Fehler gemacht ?
:
Bearbeitet durch User
Tho S. schrieb: > 2.Ich habe zwei Polygone im Package erstellt welche die Größe des > Thermal Pads haben auf den Layern "Pads" und "Top". Das ist doppelt gemoppelt. Kupferflächen im Layer "Pads" tauchen sowohl auf der Unter- als auch auf der Oberseite der Leiterplatte auf. Aus um die Kupferflächen musst du dir auch Gedanken über Lötstop- und Pastenlayer machen.
Angehängte Dateien:
-
eagle2.png
3,4 KB
Tho S. schrieb: > Arc Net tut mir Leid ich verstehe nicht was Sie sagen möchten? Das war direkt aus dem Eagle-Handbuch kopiert... Ab Version 7 geht das mit Thermal Pads oder anderen "krummen" Padformen einfacher. Falls das Thermal Pad an GND angebunden ist: Ein Polygon in Top so zeichnen, das der Mittelpunkt eines normalen GND-Pads innerhalb eines Polygons ist. Dann ist das automatisch an das Pad angebunden.
:
Bearbeitet durch User
Arc N. schrieb: > Ein Polygon in Top so > zeichnen, das der Mittelpunkt eines normalen GND-Pads innerhalb eines > Polygons ist. Dann ist das automatisch an das Pad angebunden. Ok ist es denn egal welche Größe das SMD-PAD hat? GND-PAD realisiere ich ja mit dem SMD-PAD oder? und wie bekomme ich es hin, dass das Polygon durchgehend durch alle Layer ist? Wenn ich es rechtsklicke gibt es keinen Haken für "Thermals" oder passiert das automatisch wenn ich ein SMD-Pad in die Mitte lege und bei dem SMD-Pad den Haken für Thermals wegmache? Gruß Tho
:
Bearbeitet durch User
Tho S. schrieb: > Arc N. schrieb: >> Ein Polygon in Top so >> zeichnen, das der Mittelpunkt eines normalen GND-Pads innerhalb eines >> Polygons ist. Dann ist das automatisch an das Pad angebunden. > > Ok ist es denn egal welche Größe das SMD-PAD hat? Nicht ganz, die Linienbreite sollte nicht unterhalb der Linienbreite im DRC liegen sonst meckert der DRC... > GND-PAD realisiere ich ja mit dem SMD-PAD oder? Ja > und wie bekomme ich es hin, dass das Polygon durchgehend durch alle > Layer ist? Wie durchgehend? Nicht nur Top, sondern Bottom und/oder Innenlagen? > Wenn ich es rechtsklicke gibt es keinen Haken für "Thermals" > oder passiert das automatisch wenn ich ein SMD-Pad in die Mitte lege und > bei dem SMD-Pad den Haken für Thermals wegmache? Hier wäre es ganz nützlich zu wissen, was für ein IC das letztlich ist. Ansonsten siehe Bild oben. Das ist ein LT3032, dass größere Polygon ist GND und umschließt Pin 4, dass andere Polygon ist INN und umschließt Pin 9. Pin 4 und 9 sind SMD-Pads wie die anderen im Bild nicht verdeckten Pads
es handelt sich um einen ATA6870N und im Datenblatt finde ich nichts dazu ob es letztendlich mit Masse verbunden wird oder nicht. Arc N. schrieb: > Nicht ganz, die Linienbreite sollte nicht unterhalb der Linienbreite im > DRC liegen sonst meckert der DRC... Beim Erstellen eines Pads wählt man aber doch keine Linienbreite? Nur die effektive Größe des Pads Arc N. schrieb: > Wie durchgehend? Nicht nur Top, sondern Bottom und/oder Innenlagen? genau das Ganze soll ja zur thermischen Abfuhr dienen also muss es ja durchgehend durch alle Lagen sein oder nicht? Wenn ich jetzt nur ein Polygon erstelle dann hab ich das damit noch nicht abgehakt... Und letztendlich fehlen noch Vias in dem thermischen Pad. Wie realisiere ich das? Gruß Tho
:
Bearbeitet durch User
Tho S. schrieb: > es handelt sich um einen ATA6870N und im Datenblatt finde ich nichts > dazu ob es letztendlich mit Masse verbunden wird oder nicht. Schlechte Idee... Wenn ich nichts übersehen habe ist das EOL mit LTB (Last Time Buy) in vier Monaten... http://www.microchip.com/mymicrochip/notificationdetails.aspx?pcn=he164001&opennew=n > > Arc N. schrieb: >> Nicht ganz, die Linienbreite sollte nicht unterhalb der Linienbreite im >> DRC liegen sonst meckert der DRC... > > Beim Erstellen eines Pads wählt man aber doch keine Linienbreite? Nur > die effektive Größe des Pads Nicht des Pads, des Polygons, das das Pad umschließt (der Mittelpunkt des SMD-Pads muss im Polygon liegen). > genau das Ganze soll ja zur thermischen Abfuhr dienen also muss es ja > durchgehend durch alle Lagen sein oder nicht? Wenn ich jetzt nur ein > Polygon erstelle dann hab ich das damit noch nicht abgehakt... Wenn da noch GND-Planes außen/innen sind, dann mit den Vias > Und letztendlich fehlen noch Vias in dem thermischen Pad. Wie realisiere > ich das? Im Board nachher einfach Vias in das Polygon setzen und so benennen wie das Signal/Netz.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.