Notwendiger Output Drive Buffer/Line Driver

[Temeaire (Gast)]

Hallo,

ich habe ein Problem damit festzulegen welchen Output Drive mein 
Buffer/Driver benötigt um stabile Logiklevel an einen digitalen Bus 
anzulegen.

Zwischen Buffer/Driver und Anschluss zum digitalen Bus ist dabei ein 100 
ohm Vorwiderstand eingebaut um evtl. auftretende Kurzschlussströme zu 
begrenzen.

Sowohl der Output des Drivers und der Input des Bus arbeiten dabei mit 
5V TTL. Mir wurde jetzt gesagt das +/-10mA als Output Drive genügen, ich 
kann diesen Wert allerdings nicht ganz nachvollziehen.

Vielen Dank im Voraus!

[U. M. (oeletronika)]

Hallo,
> Temeaire schrieb:
> ich habe ein Problem damit festzulegen welchen Output Drive mein
> Buffer/Driver benötigt um stabile Logiklevel an einen digitalen Bus
> anzulegen.
> Zwischen Buffer/Driver und Anschluss zum digitalen Bus ist dabei ein 100
> ohm Vorwiderstand eingebaut um evtl. auftretende Kurzschlussströme zu
> begrenzen.
> Sowohl der Output des Drivers und der Input des Bus arbeiten dabei mit
> 5V TTL. Mir wurde jetzt gesagt das +/-10mA als Output Drive genügen, ich
> kann diesen Wert allerdings nicht ganz nachvollziehen.
Und was erwartest du jetzt für Antwoten bei solchen völlig 
unspezifischen
Angaben?
Falls du CMOS-Eingänge haben solltest, würden auch 10uA reichen um 
ausreichdende Pegel zu erreichen.

http://uwiatwerweisswas.schmusekaters.net/Uwi/Wie%20man%20Fragen%20richtig%20stellt.pdf
Gruß Öletronika

[Georg (Gast)]

Temeaire schrieb:
> Zwischen Buffer/Driver und Anschluss zum digitalen Bus ist dabei ein 100
> ohm Vorwiderstand eingebaut um evtl. auftretende Kurzschlussströme zu
> begrenzen

Vielleicht, vielleicht aber auch um den Treiber an die Impedanz des 
Buskabels anzupassen. Ist das so, dann hat der Bus wahrscheinlich auch 
Abschlusswiderstände, und deren Werte bestimmen die notwendige 
Treiberleistung. Dann reichen 10 mA ganz sicher nicht. Aber, Wunder der 
Technik, man könnte das sogar messen!

Georg

[Axel S. (a-za-z0-9)]

Temeaire schrieb:
> ich habe ein Problem damit festzulegen welchen Output Drive mein
> Buffer/Driver benötigt um stabile Logiklevel an einen digitalen Bus
> anzulegen.

Ach!

Das kommt ja wohl auf den Bus an und daran, was da an Last dranhängt. 
Und darauf wie schnell man schalten will. Stichwort: kapazitive Last.

[Temeaire (Gast)]

Wie ja bemerkt wurde habe ich kaum Erfahrung in dem Gebiet.
Ich liefere jetzt mal ein paar Infos nach.

Es geht um das Anschließen eines FPGAS an den Digitalen Bus des DPSACE 
Systems DS1103. Dabei soll ein binäres Steuersignal übertragen werden 
und in dem Datenblatt sind die Inputs des DS1103 als 5V TTL 
Spannungspegel kompatibel angegeben.
Mein erster Gedanke war die 3V TTL Outputs des FPGAs, welche +/-8mA 
treiben, direkt anzuschließen. Dies soll aber zu unsicheren Logikpegeln 
am DS1103 führen.

Also wollte ich einen SN74ABT125 dazwischen schalten, plus halt den 
schon vorhandenen 100 ohm Widerstand.
Das Problem was ich nur mit dem SN74ABT125 habe ist, das die Inputs und 
Outputs leider immer auf der gleichen Seite liegen und das fürs Routen 
echter Mist ist.

Falls geringere Treiber Ströme möglich wären, hätte ich natürlich 
bessere Auswahlmöglichkeiten der Buffer/Line Driver.
Ich habe mal den Datenblattauschnitt der I/O des DS1103 angehängt, 
welche ich als Input nutze.

[U. M. (oeletronika)]

Hallo,
deine Fragen sind immer noch nicht zu beantworten, weil du relevante 
Infos nicht bereit stellst.
Das Thema isz aber zugegenen für einen Laien auch nicht ganz einfach, 
weil es einige Fallen gibt.
> Temeaire schrieb:
> Es geht um das Anschließen eines FPGAS an den Digitalen Bus des DPSACE
> Systems DS1103. Dabei soll ein binäres Steuersignal übertragen werden
> und in dem Datenblatt sind die Inputs des DS1103 als 5V TTL
> Spannungspegel kompatibel angegeben.
Als erste wären mal Angane zur Leitungslänge und Art der Leitung 
interessant.
Dann ist die max.Überrtagungsgeschwindigkeit bzw. Die Bitlänge wichtig.
Es ist ein großer Unterschied, ob man paar 10 kbaud Übertägt oder eher 
im Breich von paar 10 Mbaud arbeiten will.

> Mein erster Gedanke war die 3V TTL Outputs des FPGAs, welche +/-8mA
> treiben, direkt anzuschließen. Dies soll aber zu unsicheren Logikpegeln
> am DS1103 führen.
Sagt wer?
Prüfe die Pegel der beiden beteiligten Komponenten (Low-Pegel und 
High-Pegel).
Wenn die im zulässigen Bereich liegen, dann gibt es formal kein Problem.
Bei einer 3,3V-Logig spricht man korrkt nicht von TTL-Pegel, weil TTL im 
ursprünglichen Sinne mit 5V Betriebsspannung definiert ist.

3,3V -Logik und 5V-Logig können durchaus direkt miteinander arbeiten.
Dazu müssen folgende Bedingungen mindestens erfüllt sein:

1. der High-Pegel der 3,3V-Ausgänge muß für 5V-Eingänge ausreichend 
sein.

Da es sehr unterschiedliche Systeme gibt, muß man das genau prüfen.
Wenn man annimmt, dass eine 3,3V-Logig einen sicheren High-Pegel von ca. 
3V schafft (unter gegebener Last), dann muß der zulässige Eingangpegel 
für High auf der 5V-Seite unter 3V liegen.
Für standard-TTL wären das 2,4V -> alles ok.
Für diverse CMOS-IC ist aber der minimale High-Pegel mit 0,7 x Ub 
spezifiziert. Das wären bei Ub=5V ca. 3,5V!
In solchem Fall funktioniert das nicht mehr zuverlässig.
Wenn die Daten in dem Anhang für das System DS1103 gelten, dann sehe ich 
auch kein Problem. Da ist der minimale High-Pegel am Eingng mit 2,0V 
angegeben.

2. Der Ausgangspegel der 5V-Logik muß für die 3,3V-Logig verträglich 
sein.
Wenn ein 5V-Ausgang bis 5V ausgeben kann, dann kann das für die 
3,3V-Logig zu viel sein. Es gibt IC die mit 3,3V betrieben werden, aber 
TTL-tolerante Eingänge haben (also bis 5V locker vertragen).
Andere 3,3V-System vertragen nur eine Spannung von Ub + 0,5V oder so.
Manche uC haben ein paar 5V-Tolerante Ports, andere Ports vertragen es 
nicht. Das mußt du im konkreten Fall genau prüfen.

3. Ausgänge von IC haben recht unterschiedliche Eigenschaften. Manche 
können sehr viel Strom liefern, andere vergleichsweise wenig.
Manche sind kurzschlussfest, andere fliegen gleich ab, wenn sie 
kurzgeschlossen werden.
Das steht alles auch in den Datenblättern und ist genau zu prüfen.
Bei hohen Übertagungsgeschwindigkeiten sind nicht nur die statischen 
Eigenschaften relevant. Da muß zum Umladen von parasitären Kapazitäten 
(Leitungkapaz., Eingangskapazit.) auch ein kräftiger Strom fließen, 
sonst werden die Pegel nicht in der erforderlichen Zeit erreicht 
(Tiefpassverhalten).

4. Auch die Low-Pegel können ein Problem darstellen.
Unter Last kann ein schwacher Ausgang evt. keine Low-Pegel nahe 0V 
erreichen. Oben in dem Anhang steht als max. Low-Pegel = 0,8V.
Falls Leitungen HF-mäßig terminiert werden müssen, kann es sein, dass 
dieser Pegel nicht erreicht wird, wenn der Teiber nur paar mA schafft.

5. Andererseits erzeugen sehr schnelle Schaltausgänge extrem hohe 
Grenzfrequenzen auf der Leitung. Ab einer Leitunglänge von ca. 1/10 der 
max. Frequenz werden HF-Effekte wirksam und die Leitung ist als 
Wellenleiter zu betrachten (mit Leitungimpedanz und Leitungsabschlusss).
Die max. Frequenz hat aber nichts mit der Baurate oder Bitzeit zu tun, 
sondern mit der Flankenansteigszeit der Signale, die im ns-Bereich 
liegen können. Das Thema ist dann auch sehr EMV-relevant.

> Also wollte ich einen SN74ABT125 dazwischen schalten, plus halt den
> schon vorhandenen 100 ohm Widerstand.
Der 100 Ohm widerstand deutet darauf hin, dass die Baudrate eher gering 
ist, oder?  (max. 115 kBaud ist moderat und recht unkritisch).
Da der DS1103 als TTL-kompatibel beschrieben wird und nach obigen 
Datenblatt auch nur 2V High-Pegel benötigt, sehe ich nicht, dass der 
SN74ABT125 das besser macht.
Es kann trotzdem sinnvoll sein, einen Treiber dazwischen zu sezten, um 
evtl. sehr empfindliche Pins des FPGA zu schützen, indem man einen 
Treiber nimmt, der guten Überspannungschutz hat (-> ESD)

> Das Problem was ich nur mit dem SN74ABT125 habe ist, das die Inputs und
> Outputs leider immer auf der gleichen Seite liegen und das fürs Routen
> echter Mist ist.
??? Wo ist das Problem? Es soll ja seit kurzen auch Durchkontaktierungen 
auf LPL geben.

> Falls geringere Treiber Ströme möglich wären, hätte ich natürlich
> bessere Auswahlmöglichkeiten der Buffer/Line Driver.
> Ich habe mal den Datenblattauschnitt der I/O des DS1103 angehängt,
> welche ich als Input nutze.
Es gibt sehr viele Aspekte, nach denen mam ein Schaltungskonzept macht.
Welche für dich relvant sind, kann hier keiner wissen. Deine Infos sind 
immer noch sehr dürftig, wahrscheinlich, weil du gar nicht weißt, was 
alles relevant sein kann und worauf man unbedingt achten sollte.
Gruß Öletronika

[Temeaire (Gast)]

Erstmal vielen Dank für die ausführliche Antwort, trotz der 
unvollständigen Frage.
Du hast mir dadurch einige Punkte gegeben die ich nochmal 
re­cher­chie­ren kann und wegen der Anschlussleitung werde ich auch 
nochmal nachfragen.

Falls jemand noch gute Literatur zu dem Thema kennt, wäre ich auch über 
einige Vorschläge sehr dankbar.

Grüße
Temeaire