wo finde ich in Vivado das

[René D. (Firma: www.dossmatik.de) (dose)]

Hat jemend für diesen Rrror eine Abhilfe?

[DRC 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 35 out of 
35 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead 
of a user assigned specific value. This may cause I/O contention or 
incompatibility with the board power or connectivity affecting 
performance, signal integrity or in extreme cases cause damage to the 
device or the components to which it is connected. To correct this 
violation, specify all I/O standards. This design will fail to generate 
a bitstream unless all logical ports have a user specified I/O standard 
value defined. To allow bitstream creation with unspecified I/O standard 
values (not recommended), use this command: set_property SEVERITY 
{Warning} [get_drc_checks NSTD-1].  NOTE: When using the Vivado Runs 
infrastructure (e.g. launch_runs Tcl command), add this command to a 
.tcl file and add that file as a pre-hook for write_bitstream step for 
the implementation run. Problem ports: x[15:0], y[15:0], clk, busy, 
calc.

[Pas C. (agile_ente)]

IO-Typ etc wird über constraints geregelt, einfach mal googlen, gibt da 
verschiedene Dokumente und Anleitungen zu, bspw.

https://www.xilinx.com/support/documentation/sw_manuals/xilinx2012_2/ug903-vivado-using-constraints.pdf

[Christian R. (supachris)]

Im XDC File fehlt für alle Anschlüsse die Angabe zum IO Standard. Das 
kannst du manuell eintragen oder mit dem Editor wenn du das 
synthetisierte Design öffnest, dann gibgs im Menü irgendwo IO Ports.

[René D. (Firma: www.dossmatik.de) (dose)]

Christian R. schrieb:
> Im XDC File fehlt für alle Anschlüsse die Angabe zum IO Standard. Das
> kannst du manuell eintragen oder mit dem Editor wenn du das
> synthetisierte Design öffnest, dann gibgs im Menü irgendwo IO Ports.

Das habe ich bereits im XDC File eingetragen.
Die Synthese läuft durch,  Bitgen kackt ab. Die Pins kann sich Vivado 
selber aussuchen. Es ist ein Testlauf.

set_property IOSTANDARD LVCMOS33 [get_ports {x[15]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[14]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[13]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[12]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[11]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[10]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[9]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[8]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[7]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[5]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[4]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {x[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[15]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[14]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[13]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[12]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[11]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[10]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[9]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[8]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[7]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[5]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[4]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {y[0]}]

set_property IOSTANDARD LVCMOS33 [get_ports busy]
set_property IOSTANDARD LVCMOS33 [get_ports calc]
set_property IOSTANDARD LVCMOS33 [get_ports clk]

[René D. (Firma: www.dossmatik.de) (dose)]

nachdem ich allen Signalen auch ein Pin zugewiesen habe. Geht es durch. 
Bei ISE habe ich immer den ersten Lauf ohne Pinzuweisung gemacht und das 
ging durch.