Hallo zusammen, ich habe hier schon einige Berichte zur Terminierung und Length Matching gelesen, aber keiner passt so recht auf meine Frage. Ich habe ein Dreipunktnetz bestehend aus einem µC, SRAM und einem Flash Baustein (siehe auch Bild). Der Bus soll mit bis zu 180MHz getaktet werden, die rise und fall Time ist dabei 2,5ns. Die Leitungslänge beträgt ca. 140mm. In einer Application Note des SRAM Herstellers habe ich eine Angabe gefunden für das Length Matching dort ist die rede von +/- 10mm . Die beiden Widerstände vom µC zum SRAM und zum Flash sollen Punkt zu Punkt Terminierungen sein mit jeweils 33 Ohm. Frage: Wie Terminiert man ein solches Dreipunktnetz? Bitte mit Begründung.
Angehängte Dateien:
In der HF heißt sowas Wilkinson-Divider. Wenn du den verstanden hast, dann weiß du auch wie es in deinem Fall funktioniert.
Zinnhardt schrieb: > Frage: Wie Terminiert man ein solches Dreipunktnetz? Bitte mit > Begründung. Am besten baut man so ein Netz garnicht erst auf - was spricht denn für 2 Clk-Leitungen vom Clk-Ausgang zu den Speichern? Clk-Management ist bei hohen Frequenzen Routine, auch mit viel mehr als 2 Leitungen, es gibt auch ICs dafür. Die Clk-Leitungen müssen auch nicht gleich sein, sie müssen nur die gleiche Laufzeit haben. Es kann ohne weiteres eine als Quasikoax und die andere als Differential Pair verlegt werden, ist bloss eine Rechenaufgabe. Für Transmission Lines mit Abzweigungen gibt es keine befriedigenden Lösungen. Das liegt an der bösen Physik. Georg
Ich glaube ich habe mich etwas unklar ausgedrückt. Mir geht es bei meiner Frage um die Terminierung des Daten/ Adressbusses als Dreipunktnetz.Wie legt man die Terminierung aus. Michael
Du kannst eine Serienterminierung zwischen 22 und 33 Ohm möglichst nah am Master vorsehen, um die Flanken etwas zu glätten. Das Ende der Leitung kannst wie bei DDR3 mit einem 50 Ohm Widerstand auf die halbe Versorgungsspannung legen. Der Regler, der die Termierungsspannung erzeugt muß extra dafür ausgelegt sein, also Sourcen und Sinken können. Deine Leiterbahnen sollten dann aber auch eine Impedanz von 50 Ohm haben! Hast du eine Fly-By-Topology, wo die Leiterbahnen erst zu einem Speicherchip gehen und von da aus zum nächsten, dann terminierst du hinter dem letzten Chip. Haben deine Leiterbahnen eine T-Struktur, dh., das sie sich ab einem bestimmten Punkt aufsplitten und von dort aus zu den beiden Chips verlaufen, dann terminierst du hinter beiden Chips.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.