Halllo Ich brrauche hilfe beim Zeichen einer Schaltung eines Frequenzteilers,der die Eingangsfrquenz duch 10 teilt.Es sollen nur JK Flip flops verwendet werden und das Ausgangssignal soll symetrisch sein.
Wie weit bist du denn schon? Wo genau ist dein Problem? Deine Hausaufgaben macht dir hier keiner.
Hi, erster oder zweiter Eintrag bei google :) https://www.google.de/search?q=Frequenzteiler+mit+JK+Flip+Flops&client=firefox-b&source=lnms&tbm=isch&sa=X&ved=0ahUKEwjmgrzO-8TTAhXJuhQKHTmGA00Q_AUICigB&biw=1760&bih=903#imgrc=nH2MvbkDXkr2iM:
Beim Teilen durch zwei ist das Ausgangssignal automatisch symmetrisch. Aber Du kannst mit hintereinander geschalteten Flip Flops nur durch 8 oder 16 teilen.
Ja man müsste schon ein 4 Bit Teiler / Zähler realisieren und dann mit einer Auswertlogik den Fall 10dec 1010bin abfangen und dann den Zähler über die Reset eingänge zurücksetzen.
:
Bearbeitet durch User
Angehängte Dateien:
-
Teiler_durch_20.png
16 KB
Oder einen 4518 verwenden und die angehängte Schaltung so verschalten, dass er nicht durch 20 sondern durch 10 teilt.
Das konnte der 7490 schon Anfang der 70er Jahre des vorigen Jahrhunderts (erst durch 5 teilen und dann durch 2 wg. der Symmetrie).
Lars K. schrieb: > Halllo > > Ich brrauche hilfe beim Zeichen einer Schaltung eines > Frequenzteilers,der die Eingangsfrquenz duch 10 teilt.Es sollen nur JK > Flip flops verwendet werden und das Ausgangssignal soll symetrisch sein. https://www.elektronik-kompendium.de/sites/dig/0212161.htm
Angehängte Dateien:
-
Unbenannt1.JPG
52 KB
Habe mir gedacht ich könnte das mit einem Modulo 10 zähler machen,aber irgedwie hänge ich gerade um komme nicht voran.
Lars K. schrieb: > irgedwie hänge ich gerade um komme nicht voran Du versuchst gerade direkt durch 10 zu teilen, dann bekommst du kein symmetrisches Signal! Benutze die ersten drei Flip Flops um durch 5 zu teilen, und schalte dann noch eins dahinter um durch 2 zu teilen. So wie Helmut K. es vorgeschlagen hat.
In der Hausaufgabe ist sicher eine Lösung mit JK-Flipflops gesucht, die als Synchronzähler arbeitet. Also Clock wird gemeinsam an alle 4 Flipflopstufen geführt. Ja, das geht. Gruss
Lars K. schrieb: > Es sollen nur JK Flip flops verwendet werden Das geht nicht. Du brauchst auf jeden Fall noch irgendeine Logik oder wenigstens Dioden...
Es ist gemeint das nur JK verwendet werden sollen ,keine D;T;RS;JK M-S;E Flip-Flops,Es können alle Gatter verwendet werden
Lars K. schrieb: > Es ist gemeint Ja natürlich, ohne zusätzliche Bausteine (oder wenigstens einem wired-NAND) ginge es sowieso nicht... Erich schrieb: > In der Hausaufgabe ist sicher eine Lösung mit JK-Flipflops gesucht, die > als Synchronzähler arbeitet. Auch das wissen wir nicht. Und bis dahin erfüllt die bereits gepostete Lösung die bisher gestellten Anforderungen zu 100%.
:
Bearbeitet durch Moderator
Lothar M. schrieb: > Das geht nicht. Du brauchst auf jeden Fall noch irgendeine Logik oder > wenigstens Dioden... Asynchron geht ohne zusätzliche Logik, entsprechende Hinweise dazu wurden ja schon gegeben. Ob auch synchron geht, weiß ich nicht, aber Erich schrieb: > Ja, das geht. Lars K. schrieb: > Es ist gemeint das nur JK verwendet werden sollen ,keine D;T;RS;JK M-S;E > Flip-Flops,Es können alle Gatter verwendet werden Dann ist die Aufgabe ja langweilig ;-)
Yalu X. schrieb: > Lothar M. schrieb: >> Das geht nicht. Du brauchst auf jeden Fall noch irgendeine Logik oder >> wenigstens Dioden... > > Asynchron geht ohne zusätzliche Logik, entsprechende Hinweise dazu > wurden ja schon gegeben. Ich steh auf dem Schlauch. Bitte noch ein Tipp, wie geht das ausschließlich mit Flipflops?
JK-FF Zähler(3 JK-FFs Synchronzähler) /5 gefolgt von JK-FF /2 ergibt auf jeden Fall die 50% Tastverhältnis als Teiler /10. Aus dem Kopf heraus würde ich sagen, dass man dabei mit einem UND-Gatter als Zusatzlogik für den J-Eingang des 3. FFs auskommt. Der Q-usgang des 3. wird mit den K-Eingänen von FF1, FF2 und FF3 verbunden. Der J-Eingang von FF2 wird mit Q von FF2 verbunden. J von FF1 auf 1 legen. Eingangstakt geht auf CLK von FF1, FF2 und FF3 FFn J K FF1 1 Q3 FF2 Q1 Q3 FF3 UND(Q1,Q2) Q3 Q3\ als Takt(CLK) für FF4 verwenden. J K 1 1
Angehängte Dateien:
-
Fdiv10.PNG
3,4 KB
Es geht mit 4 x JK-FF, z.B. 74107, ohne irgendwelche Zusatzbauteile! 3x FF synchron für 1:5, dann Q vom 3. FF als Clock auf das 4. FF als 1:2 Teiler, gibt 1:10 symmetrisch.
:
Bearbeitet durch User
Helmut S. schrieb: > JK-FF Zähler(3 JK-FFs Synchronzähler) /5 gefolgt von JK-FF /2 ergibt auf > jeden Fall die 50% Tastverhältnis als Teiler /10. > > Aus dem Kopf heraus würde ich sagen, dass man dabei mit einem UND-Gatter > als Zusatzlogik für den J-Eingang des 3. FFs auskommt. Der Q-usgang des > 3. wird mit den K-Eingänen von FF1, FF2 und FF3 verbunden. Der J-Eingang > von FF2 wird mit Q von FF2 verbunden. J von FF1 auf 1 legen. > > > Eingangstakt geht auf CLK von FF1, FF2 und FF3 > FFn J K > > FF1 1 Q3 > FF2 Q1 Q3 > FF3 UND(Q1,Q2) Q3 > > > Q3\ als Takt(CLK) für FF4 verwenden. > J K 1 1 Habe gerade einen Vorschlag gefunden der ohne UND-Gatter für den Teiler /5 auskommt. Siehe PDF. https://www.mikrocontroller.net/attachment/92765/Td5.pdf Beitrag "5:1 Frequenzteiler aber wie?"
:
Bearbeitet durch User
Helmut S. schrieb: > Habe gerade einen Vorschlag gefunden der ohne UND-Gatter für den Teiler > /5 auskommt. Siehe PDF. Manno! Das ist gemein! Da ist wohl jemand aus 2010 in die Zukunft gereist und hat mir die Idee geklaut ;)
:
Bearbeitet durch User
Helmut S. schrieb: > https://www.mikrocontroller.net/attachment/92765/Td5.pdf > Beitrag "5:1 Frequenzteiler aber wie?" Ja, darauf bin ich über die von Lars Kahre schon im 3. Beitrag vorgeschlagene Google-Suche auch gestoßen. Dieser synchrone 5:1-Teiler hat aber einen kleinen Schönheitsfehler: Er arbeitet nur richtig, wenn nach dem Einschalten die Zustände der Flipflops nicht zufällig A=0, B=1 und C=1 sind. Wenn die Flipsflops keinen definierten Startzustand haben, müsste man deswegen noch eine Power-On-Reset-Schaltung vorsehen. Möglicherweise hat der 7490 dieses Problem nicht. Allerdings hat er auch ein zusätzliches Und-Gatter. Nachdem die Lösung des Problems gefunden ist, stellt sich die Frage, ob auch ein synchroner 10:1-Teiler aus 4 JK-Flipflops ohne zusätzliche Logik aufgebaut werden kann. Ich habe dazu gerade ein Progrämmchen geschrieben, das systematisch nach einer Lösung sucht. Es fand keine, auch keine mit asymmetrischem Ausgangssignal. Ich muss das Programm aber morgen nochmals auf mögliche Fehler überprüfen. Die nächste Frage wäre, für welche n überhaupt ein nur aus ⌈log₂ n⌉ JK-Flipflops bestehender synchroner n:1-Teiler möglich ist. Gibt es dazu vielleicht eine Theorie?
Angehängte Dateien:
So solte es funktionieren
Angehängte Dateien:
-
Fdiv10_sch.PNG
3 KB
Servus, Yalu X. schrieb: > Dieser synchrone 5:1-Teiler hat aber einen kleinen Schönheitsfehler: ja, sehe gerade, daß der Mensch aus 2010 beim kopieren meiner Schaltung auf seiner Zeitreise falsch abgeschrieben hat! ;) Die Schaltung von mir sollte aber mit jedem Anfangszustand zurechtkommen:
Moin, Yalu X. schrieb: > auch ein synchroner 10:1-Teiler aus 4 JK-Flipflops ohne zusätzliche Warum unbedingt nur 4? Unter der Voraussetzung, dass die FF eine definierten Einschaltzustand haben, kann man einfach 5 FF als "Eimerkette" Schalten und den Ausgang als Gegekopplung zurueckfuehren. Macht ein symetrisches Signal 1:10. Oder?
Darth Moan schrieb: > Warum unbedingt nur 4? Möglicherweise um die Anzahl der Bauteile zu minimieren. Handelsüblich sind Dual-JK-FF.
Thomas E. schrieb: > Die Schaltung von mir sollte aber mit jedem Anfangszustand > zurechtkommen: Ja, das tut sie. Somit hat es sich doch gelohnt, sich 6½ Jahre danach noch einmal Gedanken darüber zu machen :) Darth Moan schrieb: > Yalu X. schrieb: >> auch ein synchroner 10:1-Teiler aus 4 JK-Flipflops ohne zusätzliche > > Warum unbedingt nur 4? > Unter der Voraussetzung, dass die FF eine definierten Einschaltzustand > haben, kann man einfach 5 FF als "Eimerkette" Schalten und den Ausgang > als Gegekopplung zurueckfuehren. Macht ein symetrisches Signal 1:10. > Oder? Ja, klar, das kann man so machen. Meine Frage ging aber dahin, was wohl der mininimale Aufwand für einen mit JK-Flipflops aufgebauten 10:1-Synchronteiler ist. Dass es mit weniger als 4 Flipflops nicht gehen kann, ist klar. Also stellt sich die Frage, was man außer den 4 Flipflops noch zusätzlich braucht. Dass ohne zusätzliche Bauteile ein 10:1-Asynchronteiler möglich ist, ist inzwischen geklärt, wobei die Lösung schon nicht mehr so ganz trivial ist. Dass es mit zusätzlichen Gattern geht, ist sofort klar. Dass es auch mit einem zusätzlichen Flipflop geht, hast du jetzt gezeigt. Übrig bleibt dann eben die Frage, ob es auch ohne zusätzliche Gatter und Flipflops geht. Für n ∈ {2, 3, 5} gibt es Lösungen, 6 ≤ n ≤ 11 behauptet mein Programm, es gäbe keine, wobei das aber noch zu überprüfen wäre. Für n>11 habe ich das Programm noch nicht rechnen lassen, weil es dafür schon etwas länger braucht und ich vorher sicherstellen möchte, dass es fehlerfrei ist. Es sollte aber auch klar sein, dass die ganze Diskussion hier wenig praktischen Nutzen hat und eher als Knobelaufgabe zu sehen ist. In der Praxis baut man Frequenzteiler für n>4 selten aus diskreten Flipflops auf, und meist spielt es dort auch keine Rolle, ob er synchron oder asynchron arbeitet.
In der Praxis würde man einen einzigen 4017 ohne äußere Beschaltung nehmen und das 1/10 Signal am Carry out (Pin 12) abgreifen (Tastverhältnis automatisch 1:1).
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.