Hallo zusammen, habe eine gut gefüllte Signal-Lage (Top). Minimales Signal-Routing muss auf eine zweite (Bottom) ausweichen. Die erste Innenlage: GND1 und GND2 (physisch nebeneinander platziert). Die zweite Innenlage: VCC1, VCC2, VCC3 (physisch nebeneinander platziert). Meine Frage: Was mache ich mit dem Rest der vierten Lage (Bottom). Diese ist doch sehr sehr leer und könnte z.B. eine zusätzliche GND oder VCC-Lage (parallel zu den Existierenden) darstellen. Aber handele ich mir dann unzulässige ungewollte Masseschleifen ein bzw. ich habe hier im Forum gelesen, dass 3 durchgängige Cu-Lagen mit einer Signal-Lage zum sich verbiegen führen kann. Eine Zweilagenvariante ist keine Option, da ich mir so mein geschätzte GND-Lage und VCC-Lage sehr stark zerstückeln muss. Grüße und danke für Vorschläge. Peter
Es könnte ein Problem beim ätzen der Platine geben wenn der Anteil von wegzuätzendem und nicht wegzuätzendem Flächen auf einer Platinenseite nicht homogen ist. Also ich würde den Bereich mit einer GND-Fläche auslegen. Eine volle Vcc Fläche halte ich für eine schlechte Idee. Vielleicht machst du daraus eine GND-Fläche und platzierst dort Möglichkeiten um vielleicht noch einen Angstkondensator für jede Versorgungsspannung unter zu bringen. Peter schrieb: > ich habe hier im Forum > gelesen, dass 3 durchgängige Cu-Lagen mit einer Signal-Lage zum sich > verbiegen führen kann. Heizt sich deine Platine denn so stark auf? Man könnte mit Ansys-Workbench simulieren ob es sich in deinem Fall wirklich um solch ein Problem handelt. Also wenn du dort Chips auf der einen Seite hast die Wärme produzieren und zu einer großen Temperaturdifferenz auf der Platine führen, dann solltest du dir Sorgen machen. Wenn sich die Umgebungstemperatur ändert ist das aber eher vernachlässigbar.
Was meinst du mit "vierter Lage"...deine kaum genutzte Bottom-Lage? Ich hoffe doch, deine höherfrequenten Signale laufen nicht über Kanten deiner Planes hinweg? Falls die Antwort auf meine Eingangsfrage 'ja' lautet: Laß sie so. Das ist kein Makel, dein Lagenaufbau ist aus EMV-Erwägungen so wie er ist (ist er doch?), damit ist es ok. Mache Masseflächen nur dort wo du weißt daß du sie brauchst. Starre Regeln helfen da nicht, ebenso wenig wie das ästhetische Empfinden. Letzteres sollte nach Beendigung der Arbeit natürlich nicht fehlen, es sollte allerdings keinesfalls in Konstruktionserwägungen einfließen.
Danke für eure Meinungen. Wühlhase schrieb: > Was meinst du mit "vierter Lage"...deine kaum genutzte Bottom-Lage? Genau. Wühlhase schrieb: > Ich hoffe doch, deine höherfrequenten Signale laufen nicht über Kanten > deiner Planes hinweg? Zum Teil richtig. Die GND-Planes sind größer als die Signalpfade, die VCC-Planes hingegen nicht; diese sind jedoch auch durch die GND-Planes von den Signalpfaden abgeschirmt. Ich hoffe, das dies soweit ok sein sollte!? Mike J. schrieb: > Es könnte ein Problem beim ätzen der Platine geben wenn der Anteil von > wegzuätzendem und nicht wegzuätzendem Flächen auf einer Platinenseite > nicht homogen ist. Das verstehe ich nicht. Wie kann ein Verhältnis homogen sein? Meintest du gleiches Verhältnis? Das hielte ich dann für nicht ganz richtig. In den meisten Fällen wird es wohl immer recht deutlich ein Verhältnis ungleich 1:1 sein (siehe z.B. GND-Plane) Mike J. schrieb: > Heizt sich deine Platine denn so stark auf? Thermisch wird das absolut unbedenklich sein. Also wohl entsprechend auch, was die Verformung betrifft, so das dann der ursprüngliche Grund sein sollte. Mike J. schrieb: > Also ich würde den Bereich mit einer GND-Fläche auslegen. Wühlhase schrieb: > Laß sie so. Mhm. Damit bin ich dann wohl wieder am Anfang angelangt: Was denn nun hahaha. Ich werd morgen mal bei MCB direkt nachfragen. Eventuell haben diese Profis ja eine Meinung dazu.
> iese ist doch sehr sehr leer und könnte z.B. eine zusätzliche GND oder VCC-Lage
(parallel zu den Existierenden)
Du solltest die Unterseite so mit einem Muster (Kreise, Rechtecke oder
Linien) füllen, dass du ungefähr den gleichen Füllgrad wie auf der
Oberseite bekommst. Da freut sich dann der Boardhersteller da sich die
Platinen dadurch nicht schon bei der Herstellung(verpressen) verbiegen.
Helmut S. schrieb: > Du solltest die Unterseite so mit einem Muster ... füllen, Ergeben sich dadurch dann nicht floatende Kapazitäten zu meinen Masseflächen? Diese sollten laut diverser Design-Richtlinien nach Möglichkeit vermieden werden. Oder trifft hier die Aussage von Wühlhase schrieb: > Starre Regeln helfen da nicht zu?
Dann schau halt, dass die Muster nicht beide Flächen gleichzeitig überlappen oder zumindest nur wenig.
Freie, "potentialfreie" Kupferflächen sind nie eine gute Idee. (Kurzschlußringe betrachte ich nicht als Flächen, und diese haben normalerweise eine Berechtigung.) Sie sind nicht immer ein Problem im Sinne von "funktioniert nicht", allerdings ist mir kein Vorteil bekannt den das bringen würde. Sie können in ungünstigen Fällen aber zum Nichtfunktionieren der Schaltung beitragen, EMV-Probleme sind sehr selten auf nur eine Ursache zurückzuführen. Vorabbewertungen sind meist qualitativer Natur da deren Folgen quantitativ nur schwer bestimmbar sind.
Guten Morgen zusammen, hier die Einschätzung des technischen Supports von MultiCirctuiBoards: - nur (sehr) wenige Leiterbahnen auf Bottom-Seite (im Vergleich zu Top) können zur Unterätzung führen und es kann beim Aufbringen von Lötstoplack (>100°C) zur Verformung kommen. - Lösung: Wie bereits von Helmut S. vorgeschlagen Kupfer-Geometrien aufbringen. Diese sollten idealerweise Vollflächen und kein Gitter sein. Diese müssen nicht elektrisch definiert sein. Können also floatend gelassen werden. Das sollte unbedenklich sein. Danke für das Mitdiskutieren Peter
Du hast doch: Signallage|GND|Vcc|50%-Signallage Logisch wäre es eine zweite GND-Fläche zu nutzen. Der Abstand zwischen Signallage und GND ist doch sehr klein. Der Abstand zwischen GND und Vcc ist recht groß und der Abstand zwischen Vcc und 50%-Signallage ist wieder sehr klein. Es sieht doch quasi so aus als ob zwei ganz dünne doppelseitige Leiterplatten mit einem dickeren Träger verklebt werden. https://www.multi-circuit-boards.eu/leiterplatten-design-hilfe/lagenaufbau/serien.html Der Kern in der Mitte ist hier 700µm dick und die beiden äußeren Schichten sind jeweils nur 340-380µm dick. Wenn du also nur die halbe Fläche hast, aber der Abstand auch nur halb so groß ist, dann ist die Kapazität dieses Kondensators genau so groß wie die zwischen GND und Vcc. :-D Es ist doch viel "schlimmer" dass die Leitungen an der Unterseite eine kapazitive Kopplung zu Vcc haben als dass neben den Leiterbahnen GND liegt. *FR4 Prepreg Typ 7628. Dicke 170 – 190 µm
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.