Hallo Liebes Forum, Ich bin gerade dabei meine erste Platine zu erzeugen mit Altium. Auf der Platine gibt es neben unkritischen analogen Teilen auch einen USB 3.0 Adapter(USB3 A Female von extern auf USB 3 Intern Female). Nun hat USB3 ja 3 differentielle Paare, die Designrules dafür habe Ich mir zusammengesucht von wegen gleiche Länge,max. Anzahl Vias, keine Testpoints, konstante Breite,min. Abstand wegen Crosstalk, keine stubs, Signal Bending Regeln usw. Das habe Ich alles beherzigt und komme damit klar, auch in Altium nach vielen Tutorials. Mein Problem ist nun das korrekte Auslegen der Distanz zwischen dem Paar und die Breite der einzelnen Bahn, aufgrund der zu erreichenden Impedanz von 90Ohm Differnetial und 50Ohm Single Ended. Eigentlich wollte Ich die Platine nur mit Ober und Unterseite also 2 Lagen erstellen. Vom Routing komme Ich damit gut zurrecht. Das Problem ist nur, dass dadurch die Impedanz viel zu groß wird oder die Bahnen so breit dass Ich aus den Steckern nicht mehr raus komme(1.8mm Breit). Ich kann ja die Masse als Polygon Pour nur auf die Unterseite legen und habe dann 1mm Abstand bei h (Siehe Foto). Sehe Ich das so richtig oder verstehe Ich das mit der Impedanzberechnung komplett falsch? Sorry im Vorraus falls das ganz falsch ist, Ich versuche mich da rein zu fuchsen, denn Ich bin kein Elektrotechniker sondern studiere Maschinenbau. Gerne auch Literaturempfehlungen zu dem Thema. Edit: Sorry das zweite Bild bekomme Ich irendwie nicht mehr raus, nachdem es einmal hoch geladen war.
Angehängte Dateien:
-
Impedanzrechner.PNG
13 KB
:
Bearbeitet durch User
Die Impedanzberechnung wird schon stimmen, kommt auch etwa mit dem hin, was ich im Studium gelernt habe. Deshalb nimmt man für Hochfrequenz Sachen auch entweder Platinen mit 4 Lagen oder mehr, da dort meist der Lagenabstand zwischen zwei Lagen deutlich kleiner als 1 mm ist und dann auch die Leiterbahnbreite/-abstände kleiner werden. Und/oder man verwendet spezielles HF-Platinen Material mit anderem e_r.
Versuch' mal den Leiterbahnabstand in Richtung 0,2 mm zu verringern, damit einhergehend sollte die benötigte Leiterbahnbreite abnehmen. Im Moment sind die Leiterbahnen ja irre breit und meilenweit voneinander entfernt ;-) 1 mm Platinenhöhe ? 1,6 mm erscheinen mir gängiger.
Markus schrieb: > Versuch' mal den Leiterbahnabstand in Richtung 0,2 mm zu verringern, > damit einhergehend sollte die benötigte Leiterbahnbreite abnehmen. das wird nicht funktionieren. Das Einzige, was wirklich was bringt ist das einfügen von 2 weiteren Lagen. Dadurch wird der Abstand verringert und die Leiterbreiten schrumpfen auf ein handlebares Maß zurück.
Markus schrieb: > 1 mm Platinenhöhe ? 1,6 mm erscheinen mir gängiger. Naja, Ich habe als die zwei gängigsten Größen von 1 und 1,6 gelesen und dachte mir, dann nehme Ich lieber 1, da Ich so zu schmäleren Bahnen komme. Auch mit s=0.2 sind Bahnen noch viel zu breit :( Sehe Ich das richtig, das Ich keine Wahl habe als eine Lage mehr mit ein zu bauen? Ich würde gerne bei 0.2-0.3 als Bahnbreite landen.
Karl schrieb: > Wie lang soll es denn werden? Also meine längste Bahn ist 56mm lang. Da hätte Ich auch noch eine Frage, das jeweils die beiden differntiellen leitungen möglichst gleich lang sein müssen ist mir klar, aber wie sieht es zwischen den Paaren aus? also SSTX zu SSRX zu Data z.b. SSRX P&N ist 56mm lang und SSTX P&N ist 40mm lang. Müsste Ich das kürzer Paar dann mäandrieren lassen?
:
Bearbeitet durch User
F. A. schrieb: > Karl schrieb: >> Wie lang soll es denn werden? > > Also meine längste Bahn ist 56mm lang. > Da hätte Ich auch noch eine Frage, das jeweils die beiden differntiellen > leitungen möglichst gleich lang sein müssen ist mir klar, aber wie sieht > es zwischen den Paaren aus? also SSTX zu SSRX zu Data > z.b. SSRX P&N ist 56mm lang und SSTX P&N ist 40mm lang. > > Müsste Ich das kürzer Paar dann mäandrieren lassen? Nein. Die müssen nicht gleich lang sein. Nur innerhalb des differntial pairs brauchst du length matching. Nachzulesen z.B. hier (Kaptitel 6.3) http://www.ti.com/lit/ug/sllu149e/sllu149e.pdf Du wirst mit einer 2 lagigen Leiterplatte sowieso nicht klar kommen. Du brauchst eine ununterbrochene Massefläche -> ansonsten brauchst du dir kaum Gedanken über die 90 Ohm / 45 Ohm machen. 4 Lagen sollten reichen, dann bist du deine geometrischen Probleme auf einen Schlag los.
Coplanar Waveguide... http://www.focusembedded.com/blog/high-speed-usb-in-a-two-layer-pcb/ Beitrag "Koplanarer Wellenleiter mit Massefläche" Edit: Formeln und Links zu atlc (http://atlc.sourceforge.net/) https://electronics.stackexchange.com/questions/117214/impedance-of-an-edge-coupled-coplanar-waveguide-with-ground
:
Bearbeitet durch User
Pete schrieb: > Nein. Die müssen nicht gleich lang sein. Nur innerhalb des differntial > pairs brauchst du length matching. Nachzulesen z.B. hier (Kaptitel 6.3) > http://www.ti.com/lit/ug/sllu149e/sllu149e.pdf Das ist ja heftig- laut diesem Dokument muss der Leiterplattendesigner die Bonddrahtlängen und Chipinternen Verbindungen im Layout ausgleichen. Da gehts umd Längen im Bereich <20mil. Auch der Rest ist nicht schlecht. Das ist wieder ein Fall von "Routing komplizierter als die Schaltung". Kennt man ja von DDR3 und Konsorten.
Oha schrieb: > Pete schrieb: >> Nein. Die müssen nicht gleich lang sein. Nur innerhalb des differntial >> pairs brauchst du length matching. Nachzulesen z.B. hier (Kaptitel 6.3) >> http://www.ti.com/lit/ug/sllu149e/sllu149e.pdf > > Das ist ja heftig- laut diesem Dokument muss der Leiterplattendesigner > die Bonddrahtlängen und Chipinternen Verbindungen im Layout ausgleichen. > Da gehts umd Längen im Bereich <20mil. Wenn du mich fragst ist das nicht kriegsentscheidend. Ich habe schon USB3.0 über Fädeldrähte 15cm quer über die Platine gesehen. Sicher nicht konform aber funktioniert. 20mil sind ein Witz, schon alleine das Kabel hat deutlich mehr Toleranz. Der Grund in diesen Angaben liegt darin, dass eben in der Gesamtheit (Controller-Leiterbahn-Buchse-Stecker-Kabel-Stecker-Buchse-Leiterbahn-Co ntroller) nur eine gewisse Toleranz in den Längen zulässig ist. Und kein Hersteller will der Miesepeter sein, der mit seinem Anteil am Signalpfad zu dieser Länge beiträgt. Darum fordern sie halt vom "Nutzer" dass er das ausgleicht. Oha schrieb: > Auch der Rest ist nicht schlecht. > Das ist wieder ein Fall von "Routing komplizierter als die Schaltung". > Kennt man ja von DDR3 und Konsorten. Ist für mich auch verständlich ... man muss sich ja nur mal das Timing bei diesen exorbitanten Datenraten ausrechnen. Die Frage ist halt ob wie konform man sein möchte und wie weit man den jeweiligen Standard ausreizen will. Das bleibt im Endeffekt ja jedem selbst überlassen. So wie die 25m HDMI Kabel eben auch -> meistens gehts - aber halt nicht immer und konform ist es sowieso nicht.
Bei Multilayern muss man auch unbedingt auf den Lagenaufbau achten, d.h. die Isolierschichten (Cores und Prepregs) sind üblicherweise nicht etwa gleich dick, z.B. 3*0,5mm. Da muss man entweder den Lagenaufbau explizit vorgeben oder in die entsprechenden Spezifikationen der Leiterplattenhersteller schauen. Bei den preisgünstigen Poolanbietern erfolgt vorab meist gar keine verbindliche Aussage über den Lagenaufbau, da ggf. ein "normaler" Kunde mit Kleinstückzahl einen speziellen Lagenaufbau vorschreibt und der Rest des Fertigungsnutzens mit Pool-Leiterplatten aufgefüllt wird. Selbst bei einer Nachbestellung ist nicht garantiert, gleichartig aufbaute Leiterplatten zu erhalten. Viele Leiterplattenhersteller bieten explizit impedanzkontrollierte Leiterplatten an. Man sollte unbedingt vor Fertigungstellung des eigenen Layouts den Kontakt zum Hersteller aufnehmen und sich beraten lassen. Üblicherweise beschreibt man im Auftragstext oder der den Fertigungsdaten beiliegenden README-Datei, für welche Leitungen die Impedanzen gelten sollen. Der Hersteller führt dann eine Simulation durch, um zu überprüfen, ob diese Impedanzen zum Lagenaufbau und den Materialien passen, und haut einem ggf. die Daten um die Ohren. Als weitere Fertigungsoption gibt es dann die Impedanzmessung der fertigen Leiterplatten, d.h. der Hersteller misst wirklich nach. Leiterplatten mit zu stark abweichenden Impedanzen landen dann in der Tonne oder werden als rein mechanische Muster mitgeliefert. Der Hersteller trägt dann das Risiko, dass mindestens die bestellte Anzahl an Leiterplatten oder Nutzen die Vorgaben erfüllt. Bei Musterstückzahlen und Kleinserien werden die Leiterplatten nummeriert und die Messprotokolle mitgeliefert. Häufig erfolgen diese Messungen aber nicht an den "echten" Leiterbahnen, sondern am Nutzenrand wird ein sog. Impedanztestcoupon mit hinreichend langen Leiterbahnen angelegt, der die passenden Anschlüsse für das Impedanzmessgerät hat. Von Polar Instruments gibt es sowohl die Messgeräte als auch Software zur automatisierten Erzeugung von Impedanztestcoupons. Ich kann aus eigener Erfahrung aber auch das DTDR-65 von Sequid sehr empfehlen, welches wesentlich preisgünstiger ist als die Produkte von Polar Instruments oder Rohde&Schwarz: http://www.sequid.de/de/TDR-dtdr65-details.php Die korrespondierenden Vektornetzwerkanalysatoren von Rohde&Schwarz, z.B. ZNB, sind zwar tolle Messgeräte für Hochfrequenztechniker, aber die Konfiguration der Zeitbereichsreflektometrie für "einfache" Impedanzkontrollen an Leiterplatten treibt mich manchmal auf die Palme, da man an zu vielen "Knöpfen" gleichzeitig herumkonfigurieren muss. Der Tastkopf Sequid SDTP-P lässt sich aber auch super an einem ZNB verwenden, natürlich nur nach geeigneter Kalibrierung.
Was immer wieder zu sehen ist bei solchen USB Leitungen auf der Leiterplatte, das sind Serien Widerstände in den Leitungen, meist SMD 0402, hiermit wird versucht die Reflektionen auf den Leitungen zu dämpfen. Diese Reflektionen kommen von Fehlanpassungen. Mein Chef hat mal zu mir gesagt " das sind Neger Tricks " ob Er damit Recht hat ? na ja ! Jedenfalls ein Zeichen, dass man es nicht anders hingebracht hat, nur diese Leitungen sind mit Sicherheit nicht das Problem bei einer USB Verbindung, die größten Störstellen sind die Steckverbinder und die Kabel. Das mit den Serien Widerständen ist auch bei den PC Mainboards bei den Verbindungen CPU - Speichermodule, CPU - Chipsatz und Chipsatz - PCIe zu sehen.
Pete schrieb: > Ich habe schon > USB3.0 über Fädeldrähte 15cm quer über die Platine gesehen. Genau deswegen frage ich. Mit "so kurz wie möglich" und "Impedanz so nah dran wie eben möglich" kommt man weiter als es Appnotes und Spec vermuten lassen. Kommt halt auf das Risiko an, wenn es nicht geht bzw. nur als USB 2.0 geht F. A. schrieb: > USB3 A Female von extern auf USB 3 Intern Female Und sowas gibt es nicht als Stecker fürs Gehäuse zu kaufen?
OS schrieb: > Was immer wieder zu sehen ist bei solchen USB Leitungen auf der > Leiterplatte, das sind Serien Widerstände in den Leitungen, meist SMD > 0402, hiermit wird versucht die Reflektionen auf den Leitungen zu > dämpfen. Diese Reflektionen kommen von Fehlanpassungen. Mein Chef hat > mal zu mir gesagt " das sind Neger Tricks " ob Er damit Recht hat ? na > ja ! Jedenfalls ein Zeichen, dass man es nicht anders hingebracht hat, Kann sein, dürften aber häufiger die nötigen Widerstände zur Impedanzanpassung sein. Nicht alle USB-Transceiver haben die passende Impedanz intern...
Angehängte Dateien:
-
hoehe_16.PNG
72 KB -
hoehe_10.PNG
73 KB
Anbei meine Ergebnisse, Unterätzung und Lötstopplack nicht berücksichtigt.
Angehängte Dateien:
-
Layer_Stack_Up.png
69 KB -
Diff_90R.png
120 KB
Hallo Auf einer 2 Lagen PCB kann man schlecht impedanz geführte Leiterbahnen designen. Selbst auf einer "nur" 1mm starken LP werden die Leiterbahnen zu breit. Auch ist eine andere LP-Stärke als 1.55mm oft teurer. Ich würde zuerst auf einer Webseite eines Leiterplattenherstellers nachschauen welche die günstigsten! 4 Lagen PCBs mit ihren Lagenaufbau sind. Hierbei notiere ich die Prepreg-Stärken und die Cu-Stärken welche ich dann im Saturn-Program benötige. Anbei habe ich 2 Bilder in welchen ich diesen Prozess gemacht habe. Prepreg-Stärke ist hier 0.36mm und Cu-Stärke 35µm. Beide Innerlayer werden mit GND(VCC geht m.E. auch) verbunden und sind Referenzplanes. Sie müssen auf jeden Fall flächig über/unter den diff. Pairs liegen. Im zweiten Bild(freeware Saturn) gebe ich die Prepreg-Stärken und die Cu-Stärke an und finde durch ändern der Leiterbahnbreite und Abstand den gewünschten Wert(90 Ohm). Die Leiterbahnbreite ist Minimum bei 0.15mm und Abstand auch Minimum bei 0.15mm, ansonsten wirds teurer. Liebe Grüße Mike
Mike schrieb: > Ich würde zuerst auf einer Webseite eines Leiterplattenherstellers > nachschauen welche die günstigsten! 4 Lagen PCBs mit ihren Lagenaufbau > sind. Hierbei notiere ich die Prepreg-Stärken und die Cu-Stärken welche > ich dann im Saturn-Program benötige. Was nützt es Dir, die preisgünstigsten Lagenaufbauten gefunden zu haben, wenn nicht sichergestellt ist, dass die Leiterplatten exakt so gefertigt werden? Microcirtec gibt z.B. eine ganze Liste möglicher Aufbauten an: http://www.microcirtec.eu/multilayer-aufbauten.html Neben dem Lagenaufbau sind auch noch die Materialien wichtig. Für normale FR4-Cores und Prepregs nimmt man häufig ein epsilon_r von 4,0 bis 4,4 an, für Lötstopplack 3,5. Der Lötstopplack ist absolut nicht zu vernachlässigen, denn er stellt bei Leiterbahnen auf Außenlagen den mit Abstand größten Anteil des Dielektrikums innerhalb des Leitungspaares! Durch die Oberflächenspannung des Lacks sammelt sich bei geringen Leiterabständen auch mehr Lack an. Als ich mich neulich mit einem sehr erfahrenen HF-Entwickler über dieses Thema unterhielt, meinte er, dass er deswegen Leiterbahnen mit besonders hohen Anforderungen an die Impedanzgenauigkeit nur noch auf Innenlage route. Neben dem o.a. Lötstopplack kommt auch noch hinzu, dass die Kupferdicke auf den Außenlagen wesentlich stärker streut, da beim Durchkontaktieren weiteres Kupfer abgeschieden und/oder auch heruntergeätzt wird. Auf den Innenlagen wird jedoch die Kupferfolie gleich in der Endstärke, z.B. 18um oder 35um, geätzt.
Andreas S. schrieb: > Als ich mich neulich mit einem sehr > erfahrenen HF-Entwickler über dieses Thema unterhielt, meinte er, dass > er deswegen Leiterbahnen mit besonders hohen Anforderungen an die > Impedanzgenauigkeit nur noch auf Innenlage route. Das ist auch sinnvoll, wenn Die Außenlagen selektiv aufgekupfert werden (das kommt auf das Verfahren des LP Herstellers an - Wenn dort vollflächig aufgekupfert und geätzt wird, hat man recht homogene Dicken. Das ist aber deutlich materialaufwändiger und damit vermutlich seltener. Ich muss erst mehr Kupfer galvanisch abscheiden, was ich anschließend auch wieder abätzen muss. Außerdem habe ich dabei einen nachteil bei dem herstellbaren Line - Space). Denn dabei können Dickentoleranzen von 100% entstehen. Auf Innenlagen ist relativ sicher, wieviel Cu dort steht, da nur gereinigt und abgeätzt wird. (wie du ja auch schon bemerkt hast) Außerdem hat man auf Innenlagen die Möglichkeit definierte Kern-Dicken zwischen der Impedanzlage und der dazugehörigen Plane zu erhalten, was auf Außenlagen nur mit der Spezialtechnologie "Laminattechnik" möglich ist. Allerdings impliziert das einen mindestens 6 lagigen Aufbau. (Was fertigungstechnisch begründet aber fast identische Preise zu einem 4 Lagen Laminattechnik-Aufbau haben wird)
:
Bearbeitet durch User
Ich arbeite gerade daran, eine Platine (ursprünglich 2-layer) über die USB-Signale laufen zu überarbeiten. Beim original hat sich niemand auch nur entfernt Gedanken über die Leitungsführung gemacht (USB-Datenleitungen über gewöhnliche Relais geschaltet etc.), von Impedanzkontrolle ganz zu schweigen. Eigentlich ist es ein Wunder, dass überhaupt eine USB-Kommunikation mit der Platine möglich ist. Ich entwickle den USB-Teil also gerade von Grund auf neu. Eines der Probleme, auf die ich dabei gestoßen bin, ist die Breite der Datenleitungen bei zwei Lagen und 90 Ohm Impedanz. Okay also gehe ich auf vier Lagen. Dann muss ich aber, wenn ich die Datenleitungen auf den inneren Lagen führen möchte, immer Vias setzen um ICs mit den Datenleitungen zu verbinden. Vias (Stubs) wollte ich aber eigentlich vermeiden. Ist also ein Interessenkonflikt. Etwas anders bleibt mir wohl nicht über?
Absolvent schrieb: > Vias (Stubs) wollte ich aber eigentlich vermeiden. > Ist also ein Interessenkonflikt. > > Etwas anders bleibt mir wohl nicht über? nein. Normalerweise ist ein Via auch überhaupt kein Problem. Problematisch wird das erst bei sehr viel höheren Frequenzen und sehr viel dickeren Platinen. Dafür gibt's dann wieder Sondertechnologien die das abfangen. Darüber brauchst du aber nicht nachdenken.
Bei USB 3.0 sind zwei Vias erlaubt - am Anfang und am Ende der Verbindung. Aber keine Lagenwechsel unterwegs.
Pete schrieb: > Oha schrieb: >> Pete schrieb: >>> Nein. Die müssen nicht gleich lang sein. Nur innerhalb des differntial >>> pairs brauchst du length matching. Nachzulesen z.B. hier (Kaptitel 6.3) >>> http://www.ti.com/lit/ug/sllu149e/sllu149e.pdf >> >> Das ist ja heftig- laut diesem Dokument muss der Leiterplattendesigner >> die Bonddrahtlängen und Chipinternen Verbindungen im Layout ausgleichen. >> Da gehts umd Längen im Bereich <20mil. > > Wenn du mich fragst ist das nicht kriegsentscheidend. Ich habe schon > USB3.0 über Fädeldrähte 15cm quer über die Platine gesehen. Sicher nicht > konform aber funktioniert. 20mil sind ein Witz, schon alleine das Kabel > hat deutlich mehr Toleranz. Ich würde mich bis zum Beweis des Gegenteils als Privatperson für so'n Bastelprojekt auch eher an diese Einstellung halten. 5cm ist ziemlich lang für so einen Track -- versuch einfach, den so kurz wie möglich zu machen, achte darauf dass es eine Masserückleitung direkt daneben oder darunter gibt, und alles ist ok. Ob der Track dann 200 oder 50 Ohm Impedanz hat ist für die paar Zentimeter egal. Du brauchst keinen impedanzkontrollierten Track, wenn der nur ein paar mm lang ist.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.