Hallo, wie ist diese sonderbare Verhalten von Eagle zu erklären? Automatisch erzeugte DuKos, die beim Zeichen mit Layerwechsel erzeugt werden (olivfarbene diagonales Kreuz bei Standardfarbe der Layer haben bei der jetzt physisch vorliegenden Leiterplatte (Fertiger Elecrow) keine Löcher u. damit auch keine Dukos. Manuell gesetzte Vias, z.B. Thermal Via (grüner Ring) dagegen schon. Für Eagle sind die Layer ja elektrisch verbunden, sonst würde es ja beim DRC Check meckern. Bin nur "not so amused", das ich mit Lackdraht jetzt 22 nicht vorhandene DuKos pro Board irgendwie hinzaubern muß. Das einzig Gute ist, das ich an keinem SOT23 Gehäuse nachträglich rumbraten muß. (Hatte ich auch schon, das ein Enable Pin das falsche Potetial hatte u. die zu durchtrennende Verbindung unter dem Gehäuse war) OK, normalerweise isses im Gehäuse dunkel, dummerweise ist es eine Platine, die nirgendwo eingebaut wird, wo es dann "russisch" aussieht. Vielleicht baue ich auch nur einen Prototypen auf, um noch verborgene Bugs rauszukitzeln und lasse dann Ver.2.0 fertigen... Ich will nur den Mechanismus hinter diesem Fehler verstehen.
Kenne ich nicht, Bitte BRD und Gerber hochladen.
Angehängte Dateien:
Sieht das olivgrüne Kreuz ungefähr so aus? Hier habe ich ein automatisch erzeugtes Via nachträglich gelöscht. Aber wie schafft man das 21 Mal? Außerdem fehlt dann nicht nur die Bohrung, sondern auch das Pad. Der DRC meckert in so einem Fall nicht, weil keine Regel verletzt wird. Dass eine Verbindung fehlt, wird beim Ratsnest-Befehl in der Statuszeile angezeigt (siehe Bild). Das Kreuz ist eine Luftlinie von Lage zu Lage.
Ja, so wie auf dem Bild siehts aus. Werde also künftig händisch ein Via auf das Kreuz setzen, bzw. das Via schon beim Zeichen beim Layerwechsel setzen. ich bin davon ausgegangen, das beim Zeichen durch den Layerwechsel Eagle das alleine gerafft hat. Zum Glück ist das Lehrgeld beim Chinafertiger nicht so hoch, wie der Frustfaktor :-/ Ich habe nichts Böses gedacht, wollte den Tiny ISP flashen und wundere mich, das kein Controller gefunden wird. Masse u. +5V waren derartige DuKos, die ins Leere liefen...
Gerald B. schrieb: > ich bin davon ausgegangen, das beim Zeichen durch den > Layerwechsel Eagle das alleine gerafft hat. Normalerweise macht Eagle das auch allein. Keine Ahnung, warum das bei dir nicht funktioniert hat...
Beitrag #5355598 wurde von einem Moderator gelöscht.
genervt schrieb im Beitrag #5355598: > Das scheint ein beliebtes Hobby zu sein, seine diverse Software > kaputtzukonfigurieren und sich dann zu beschweren, dass sie nicht > richtig funktioniert. Das hilft ihm jetzt garantiert weiter :-)
Ich habe nichts geändert, außer das File mit den Vorgaben von Elecrow reinkopiert und das ich hin und wieder das Raster ein- und ausblende oder Layer ein- und ausblende. Wenn du so allwissend bist, wie du tust, welche Einstellungen sind den für dieses Fehlerbild verantwortlich, die ich vergurkt haben soll?
Mir schwant da was... ich werde mal gucken, wie die Standardeinstellung für den Lochdurchmesser für DuKos in Eagle ist. Angenommen, die ist kleiner als das File mit den Regeln, nicht das er dann die DuKos ignoriert... ist zumindest erst mal eine Idee, der man mal nachgehen kann. Kann ich leider erst morgen vor meinem PC machen, jetzt bin ich auf Nachtschicht :-)
:
Bearbeitet durch User
Gerald B. schrieb: > Mir schwant da was... ich werde mal gucken, wie die Standardeinstellung > für den Lochdurchmesser für DuKos in Eagle ist Macht Sinn. Eagle möchte schon gern die Verbindung zwischen den Pads oben und unten per Bohrung herstellen, darf aber nicht, weil der Bohrdurchmesser unzulässig ist. Georg
georg schrieb: > Gerald B. schrieb: >> Mir schwant da was... ich werde mal gucken, wie die Standardeinstellung >> für den Lochdurchmesser für DuKos in Eagle ist > > Macht Sinn. Eagle möchte schon gern die Verbindung zwischen den Pads > oben und unten per Bohrung herstellen, darf aber nicht, weil der > Bohrdurchmesser unzulässig ist. > > Georg Dürfte aber spätestens beim DRC auffallen. Auf jeden Fall aber moniert er die Airwires.
Rene K. schrieb: > Dürfte aber spätestens beim DRC auffallen. Auf jeden Fall aber moniert > er die Airwires. Das ist schon klar, auch bei der Kontrolle der Gerber und Ecellon Files MUSS das auffallen. Das hat aber der TO alles für überflüssig gehalten. WYSIWYG: man bekommt die Leiterplatten die man bestellt hat. Georg
Gerald B. schrieb: > Bin nur "not so amused", das ich mit Lackdraht jetzt 22 nicht vorhandene > DuKos pro Board irgendwie hinzaubern muß. Dann hast du wohl den Ratsnest vergessen. Der hätte 22 Airwires angezeigt Hats du die elcrow design rules für den drc check genutzt? https://www.elecrow.com/wiki/index.php?title=File:Elecrow_PCB_eagle_rule.zip
Hm, ich habe mal verglichen und getestet. Die Default.dru hatte ich bereits früher mal an die Regeln von Elecrow angepasst. Ich habe ebenfalls mal testeweise 2 Widerstände "verdrahtet", mit DuKo. Und was soll ich sagen, dabei hat er die Bohrung beim Layerwechsel jedesmal von alleine gesetzt. Sowohl bei THT, als auch bei SMD, bei unterschiedlichen Leiterzugstärken und auch mit unterschiedlichen Bohrlochdurchmessern. Dabei habe ich bewußt Kombinationen gewählt, wo das Via breiter als der Leiterzug ist, bzw. das Via kleiner als die dru ist. Es hat in allen Fällen automatisch funktioniert. Auch das Gitterraster habe ich so eigenstellt, wie sonst auch. Keine Ahnung, warum das im letzten echten Projekt nicht funktionierte. Anyway, jedefalls weiß ich jetzt, das ich künftig beim Entwurf darauf ein Auge haben werde.
Gerald B. schrieb: > das ich künftig beim Entwurf darauf > ein Auge haben werde. Vor allem auch NACH dem Entwurf - man sollte IMMER die zur Fertigung erzeugten Dateien kontrollieren, bevor man sie an den Hersteller schickt, auch wenn man meistens nichts zu beanstanden findet - Tausend mal berührt, tausend mal ist nichts passiert. Aber dann doch. Georg
georg schrieb: > Vor allem auch NACH dem Entwurf - man sollte IMMER die zur Fertigung > erzeugten Dateien kontrollieren, bevor man sie an den Hersteller > schickt, auch wenn man meistens nichts zu beanstanden findet - Tausend > mal berührt, tausend mal ist nichts passiert. Aber dann doch. Meistens isses dann so, das man "nur noch eben schnell" fertig werden will :-)
Gerald B. schrieb: > Ich habe nichts geändert, außer das File mit den Vorgaben von Elecrow > reinkopiert und das ich hin und wieder das Raster ein- und ausblende > oder Layer ein- und ausblende. Du hast WAS bitte? Das File irgendwo reinkopiert? Bevor du weiter klagst und suchst, schreib bitte mal akribisch auf, WAS du ganz genau getan hast. Wenn du eine Board-Datei irgendwo hinein kopieren willst, dann mußt du dir vorher darüber im Klaren sein, daß du zuvor ALLE Layer einblendn mußt. Normalerweise ist eine Leiterplatte eben ein Projekt und wird als eine Leiterplatte gefertigt - es sei denn, daß man mit dem Fertiger abspricht, daß sie im Mehrfachnutzen und nur geritzt zu fertigen ist. Aber das Setzen in den Mehrfachnutzen macht einzig und allein der Fertiger und nicht du, denn auf den Fertigungsnutzen tummeln sich noch ganz andere Dinge (Passer, Ränder, Testbereiche usw.) herum. Also schreib mal ganz präzise, was da bei dir abgelaufen ist, denn ein derartiges Verhalten ist zumindest mir noch NIE in den letzten 20 Jahren bei Eagle vorgekommen. W.S.
Ich habe die vorgegebenen Einstellungen von Elecrow in die default.dru über Eagle übernommen. Zusätzlich habe ich testweise die elecrow.dru in den Projektordner mit reinkopiert. Als weiteres Projekt habe ich über copy und paste einen Boardnutzen erstellt. Das ist aber nicht das Problem - das Problem der unterschlagenen DuKos trat bereits beim Einzelboard auf. Den Boardnutzen habe ich erstellt, um die 100x100 Fläche möglichst gut auszunutzen. Ist ja ein Preis. Und ob ich dafür 1 Board oder über einen Nutzen eben 6 oder 8 Subboards bekomme... wen stört es? Das angesprochene Ritzen ist eine schlechte Idee, da ich die Subboards optional auch in Clustern betreiben kann und die Spannungsversorgung der Subboards durchschleife. So kann ich bei Konstantstromquellen eben auch 3 oder 4 "am Stück" betreiben und brauche nur 1x einspeisen. Beim Ritzen werden diese Leiterzüge durchtrennt. Ich trenne die Platinen selber per Papierhebelschere an den Umrisslinien. Das ist aber auch nicht das primäre Problem. Wie es aussieht, ist das Problem der DuKos komplexer, als gedacht. Wenn es in einem der nächsten Projekte wieder auftritt, werde ich gezielt weitergucken, provozieren läßt es sich jedenfalls nicht. Jedenfalls weiß ich jetzt, wenn nur das Kreuz kommt, kann ich als Workaround manuell die DuKo draufsetzen. Zumindest weiß ich jetzt, wie Eagle das "meint" Ich schaue eigentlich mit Gebview über die erzeugten Gerberdateien. Die Auflösung ist aber nicht bis aufs Zehntel 100% sicher. Ich hatte da schon Punkte, ähnlich einem ausgefallenen Pixel, die gehörten da nicht hin und waren auch apäter nicht auf dem Board. Einen besseren (kostenlosen) Viewer habe ich noch nicht gefunden. Aber grobe Fehler findet man so schon, bevor man das File zum Fertiger schickt. Sollte ich zu einem späteren Zeitpunkt neue Erkenntnisse gewinnen, so melde ich mich wieder.
Gerald B. schrieb: > Jedenfalls weiß ich jetzt, wenn nur das Kreuz kommt, kann ich als > Workaround manuell die DuKo draufsetzen. Weniger Ärger hast du vermutlich, wenn du statt irgendwelcher Basteleien EAGLE selber die VIAs beim Lagenwechsel setzen lässt. Wenn du das Problem nicht reproduziert kriegst, lass einfach ripup auf den Leiterbahnbereich los und verlege die Bahnen sauber neu.
Wenn es kein Geheimnis ist, dann zip mal alle zugerörigen eagle files hier her, dann können eagle user das mal analysieren. Bekanntlich lernt man aus Fehlern (manchmal) ;-)
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.