Hallo, Jetzt mal ne rein theoretische Frage:(ohne zu erwähnen um was für ein uC es sich handelt) Wenn ich einen 8Mhz Clock Oscillator habe, und diesen mittels PLL auf 80MHz hochregle, ist es dann noch in Ordnung dass ich am Clock Ausgang 43 Mhz messe, statt 40Mhz? (Clock Ausgang entspricht dem Zyklustakt(F_OSC/2) Die Frequenz ist relativ stabil, nur wundert mich doch diese Abweichung von 3Mhz. Bei 8Mhz ist die Frequenz richtig(4Mhz). Klar bin ich mir bewusst dass es für solch einen Regelkreis nicht einfach ist eine Frequenz so hoch zu pushen, aber dennoch interessiert mich mal die Meinung anderer dazu! lG
alterHase schrieb: > ist es dann noch in Ordnung dass ich am Clock Ausgang > 43 Mhz messe, statt 40Mhz? Eine funktionierende PLL rastet ein, da gibt es keine Abweichung ausser der, die der Quarzoszillator schon hat. Wie ein digitaler Teiler, das ist es intern ja auch. Georg
alterHase schrieb: > Wenn ich einen 8Mhz Clock Oscillator habe, und diesen mittels PLL auf > 80MHz hochregle, ist es dann noch in Ordnung dass ich am Clock Ausgang > 43 Mhz messe, statt 40Mhz? NEIN
Nein, solch eine Frequenzabweichung darf bei einer eingerasteten PLL nicht auftreten. Das, was sich jedoch deutlich ändern kann, ist das Phasenrauschen. Je nach Auslegung der PLL kann das Phasenrauschen sogar deutlich geringer sein als das des Eingangssignals. Dafür reagiert sie eben nur sehr langsam auf Frequenzänderungen. In anderen Fällen will man aber eine möglichst schnelle Reaktion auf Änderungen der Eingangsfrequenz oder der Teilerverhältnisse haben; dann man muss aber ggf. starkes Phasenrauschen in Kauf nehmen. Bei vielen modernen seriellen Schnittstellen, z.B. PCI Express oder SATA, kann man sog. Spread Spectrum Clocking verwenden, bei dem der Basistakt bewusst verrauscht wird. Takt(re)generatoren müssen dies bei der Dimenstionierung ihrer PLLs berücksichtigen.
Hm schlecht.. dann muss ich wohl nochmal die Datenblätter durch lesen. Und die Form des Signals, "muss" die gleich sein ?
alterHase schrieb: > Hm schlecht.. dann muss ich wohl nochmal die Datenblätter durch lesen. > Und die Form des Signals, "muss" die gleich sein ? Nein. Allerdings müssen in der PLL bzw. deren Frequenzteilern und dem Phasendiskrimnator Rechtecksignale vorliegen. Der Oszillator selbst kann aber beliebige Signalformen erzeugen, die sich in Rechteck wandeln lassen. Um die Stabilität einer PLL zu beurteilen, ist es ratsam, sich den zeitlichen Verlauf der Steuerspannung für den Oszillator anzuschauen, z.B. mit dem Oszilloskop.
alterHase schrieb: > Die Frequenz ist relativ stabil, nur wundert mich doch diese Abweichung > von 3Mhz. Was heißt "relativ stabil"? Die Ausgangsfrequenz einer PLL muss, bis auf Phasenrauschen, genauso stabil wie die Referenzfrequenz sein. Was sagt die Lock-Anzeige, i.e. ist die PLL überhaupt eingerastet oder misst du den mehr oder weniger frei schwingenden Oszillator?
Ob die PLL gerastet ist, kannst du auch dadurch feststellen, dass du beide Signale (4MHz und 40MHz) auf dem Skope anschaust und auf die 4MHz triggerst. Das PLL-Signal muss dazu stabil stehen. BTW: man kann auch von 4MHz auf 43MHz kommen mit einer PLL: f0 * 129 / 12 :-).
HildeK schrieb: > BTW: man kann auch von 4MHz auf 43MHz kommen mit einer PLL: f0 * 129 / > 12 :-). Sehe gerade, unvollständig überlegt. f0 * 43 / 4 geht mit den kleinsten Faktoren.
Oh..Ich habe gemerkt dass ich doch einen Fehler in meiner Berechnung hatte, stimmt also doch.. doof von mir. ABER: Bei 8Mhz habe ich so ziemlich ein Rechtecksignal, mit der PLL jedoch ein Sinus. Ich dachte in der PLL wird dieses "fasst Rechteck Signal" beibehalten? Testen kann ich erst nächste Woche wenn ich zum Kumpel fahre der die ganze Gerätschaft hat. Danke!
alterHase schrieb: > ABER: Bei 8Mhz habe ich so ziemlich ein Rechtecksignal, mit der PLL > jedoch ein Sinus. Was für'ne Bandbreite hat denn der verwendete Oszi? Ein Billichteil kann bei 40MHz leicht aus einem Rechteck ein (fast-) Sinus machen...
Lass mich Raten .. Das Loopfilter beteht aus einem 358, oder aus einem 741 ? Da sollte man sich allenfalls einen richtigen OpAmp goennen. Und die Speisungen sollten auch im richtigen Bereich arbeiten.
alterHase schrieb: > Hm schlecht.. dann muss ich wohl nochmal die Datenblätter durch > lesen. Und die Form des Signals, "muss" die gleich sein ? Nein. Und was ist mit den 80MHz? MfG
Am Oszi hängt es nicht, der kann wesentlich mehr. Und nein @Zitronenfalter. PLL ist ein integrierter Kreis im uC. Am Clock Ausgang kann ich nur den Zyklustakt(FOSC=80Mhz /2) messen, also 40Mhz.
Aha. allenfalls zuwenig Pufferung der Spanungen am Controller ? Schwaches Layout ? Streifenleiter ? Zeig mal.
> ohne zu erwähnen um was für ein uC es sich handelt Sieht nach einem STM32 aus, der einen externen Takt bekommt und das HSE-Bypassflag ist nicht an.
alterHase schrieb: > Am Oszi hängt es nicht, der kann wesentlich mehr. Dann kann es nur noch an einer (fehlerhaften) Konfiguration des Clock-Outputs liegen. Das sagen allein schon die Gesetze der Logik... Denn: ein digitaler Output-Pin kann nix anderes als Rechteck. Wenn du einen Sinus siehst, muß irgendeine Zeitkonstante den formen. Das dürfte aber nicht passieren, wenn der Pin korrekt zu Ausgabe des Taktes konfiguriert ist. Also: Du bist schuld! Du bist zu blöd, den Pin korrekt zu konfigurieren und obendrein zu blöd, kapazitiv eingekoppelte Takt-Artefakte selbstständig als solche zu identifizieren...
c-hater schrieb: > Also: Du bist schuld! Das mag ja sogar stimmen... > Du bist zu blöd, den Pin korrekt zu konfigurieren > und obendrein zu blöd, kapazitiv eingekoppelte Takt-Artefakte > selbstständig als solche zu identifizieren... Aber Deine Kinderstube war offensichtlich nicht die Beste... alterHase schrieb: > Am Oszi hängt es nicht, der kann wesentlich mehr. Da Du hier weder einen konkreten Controllertyp bzw. das Evalboard nennst, noch den Typ, die Bandbreite vom Oszilloskop und dessen Einstellungen verschweigst, keine Bilder vom Messaufbau zeigst, provozierst Du solche antworten (leider). alterHase schrieb: > Wenn ich einen 8Mhz Clock Oscillator habe, und diesen mittels PLL auf > 80MHz hochregle, ist es dann noch in Ordnung dass ich am Clock Ausgang > 43 Mhz messe, statt 40Mhz? Ganz klar: Nein, es ist nicht in Ordnung. Es würde im Umkehrschluß bedeuten, das Dein Oszillator mit 8,6 MHz schwingt und das wäre zu weit daneben.
alterHase schrieb: > einfach ist eine Frequenz so hoch zu pushen Hä? Also, ein PLL-Schaltkreis pusht garnix hoch. Stattdessen brauchst du einen abstimmbaren Oszillator, der auf der gewünschten Frequenz schwingt. Dessen Signal wird vom PLL-Schaltkreis heruntergeteilt und das was dabei herauskommt, mit dem Quarzoszillator verglichen. Je nach Abweichung versucht dann die PLL, den abstimmbaren Oszillator nachzuregeln. Meine Vermutung: dein Oszillator ist dermaßen verstimmt, daß die PLL ihn garnicht bis hin zur gewünschten Frequenz hinziehen kann. W.S.
W.S. schrieb: > Meine Vermutung: dein Oszillator ist dermaßen verstimmt, daß die PLL ihn > garnicht bis hin zur gewünschten Frequenz hinziehen kann. Bleibt immer noch die Frage an den TO offen, ob die PLL überhaupt eingerastet ist? Sonst kann der Oszillator sonstwelchen Sch..ß machen.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.