Hallo Leute, ich bin am überlegen, einen diskreten (naja nicht ganz) Class-D amp zu bauen. Ich möchte zumindest den Modulator, die Gatetreiber und die Leistungsstufe selber machen. Ich bin mir grad noch etwas unsicher mit der Wahl des Gatetreibers und den Mosfets. In einigen Designs habe ich gesehen, wird die IR21xx Serie benutzt. Die haben schonmal 2A Source / Sink Current und on/off Zeit von ca. 100ns. Wer hat denn schonmal ein diskretes Design gemacht und kann in etwa sagen, in welchem Bereich die Schaltflagen liegen sollten später? Ich peile im Moment < 100 ns an damit ich später sehr schnell schalten kann. Jetzt habe ich nur noch das Problem der Mosfet-Wahl. Ich würde gerne SMD-Mosfets nehmen und am liebsten komplett ohne Kühlkörper auskommen (was prinzipiell ja möglich ist, wenn ich sehr sehr niederohmige Mosfets hätte). Allerdings haben extrem niederohmige Mosfets eine hohe Gate-Charge, was mir wiederrum Angst macht, dass ich die Schaltzeiten nicht erreiche. Wie geht man bei so einem Design vor? Die Dead-Time zwischen Highside und Lowside Fet muss ja auch geregelt werden. Ich habe gesehen, dass man das z.B. auch vor den Logikeingängen des Gatetreibers mit einem RC-Glied (verzögerung der steigenden Flanke) und dazu antiparallel eine Diode dann über dem R machen kann. Wie geht man generell so ein Design an, wenn man vorher nicht weiß, wie sich Mosfet, Gatetreiber und Dead-Time zueinander verhalten werden? Bzw. erster Startup des Prototypen und dann optimieren? Vielen Dank :-)
Marco schrieb: > Allerdings haben extrem niederohmige Mosfets eine hohe Gate-Charge, was > mir wiederrum Angst macht, dass ich die Schaltzeiten nicht erreiche. > > Wie geht man bei so einem Design vor? Erfahrung. Du hast deine Treiber Versorgungsspannung (zB 15V), internen Gate Widerstand aus dem Datenblatt des Fets und kannst nun mittels Kirchhoff und Ohms Law den kleinsten externen Gate Widerstand ausrechnen, der für 2A Treiberstrom nötig ist. Oder du verwendest einen stärkeren Treiber, der 4A oder mehr kann. Gruß,
Marco schrieb: > ich bin am überlegen, einen diskreten (naja nicht ganz) Class-D amp zu > bauen. > Ich möchte zumindest den Modulator, die Gatetreiber und die > Leistungsstufe selber machen. Dazu sollte das Dreieck "über jeden Zweifel erhaben" sein. Gewußt? > unsicher mit der Wahl des Gatetreibers und den Mosfets. > In einigen Designs ... die IR21xx Serie > 2A Source / Sink Current und on/off Zeit von ca. 100ns. Du scheinst die (IR2110/)IR2113 zu meinen. Die Ein- und Ausschaltzeiten sind eine Frage von Gate-Widerstand und MOSFET. > Wer hat denn schonmal ein diskretes Design gemacht und kann in etwa > sagen, in welchem Bereich die Schaltflagen liegen sollten später? Ist auch eine Frage der angepeilten Frequenz. Für einen FullRange- Verstärker sollte diese relativ hochliegen, für ausschl. Betrieb von Subwoofern kann sie sehr niedrig sein. > Ich peile im Moment < 100 ns an damit ich später sehr schnell schalten > kann. > > Jetzt habe ich nur noch das Problem der Mosfet-Wahl. > Ich würde gerne SMD-Mosfets nehmen und am liebsten komplett ohne > Kühlkörper auskommen (was prinzipiell ja möglich ist, wenn ich sehr sehr > niederohmige Mosfets hätte). > Allerdings haben extrem niederohmige Mosfets eine hohe Gate-Charge, was > mir wiederrum Angst macht, dass ich die Schaltzeiten nicht erreiche. So denkt jeder. > Wie geht man bei so einem Design vor? Suche doch mal nach 1 (oder n) Beispiel(en), das/die in einem ähnlichen (oder gar dem gleichen) Leistungs- und auch Impedanz-(der Speaker) Bereich arbeitet. Z.B. DIYAudio wäre eine Adresse zum suchen, oder Google mit diversen Tags gleichzeitig und/und-oder nacheinander anstrengen. > Die Dead-Time zwischen Highside und Lowside Fet muss ja auch geregelt > werden. Zur THD-Optimierung. > Ich habe gesehen, dass man das z.B. auch vor den Logikeingängen des > Gatetreibers mit einem RC-Glied (verzögerung der steigenden Flanke) und > dazu antiparallel eine Diode dann über dem R machen kann. Na klar. > Wie geht man generell so ein Design an, wenn man vorher nicht weiß, wie > sich Mosfet, Gatetreiber und Dead-Time zueinander verhalten werden? > Bzw. erster Startup des Prototypen und dann optimieren? Zuallererst sollte viel recherchiert werden - sehr viel. (!) Außerdem kann man eventuell Teile des Konzeptes testweise separat "prototypen". Und noch viel mehr. Als Anfänger, der einen Hochleistungs-Schaltverstärker bauen will, sollte man erst mal sein möglichstes tun, Wissen darüber anzuhäufen. Natürlich streng Projektbezogen, nicht "irgendwas". Alternativ, oder besser noch zusätzlich, könntest Du auch die ganzen gewünschten techn. Daten mal konkret nennen, anstatt zu versuchen, allein dieses Problem (Threadtitel) anzugehen. Zwar sollte man gerade daran dringend arbeiten (Du hast also wenig Ahnung von FETs und Treibern - wovon hast Du denn z.B. Ahnung, bzw. womit Erfahrung, etc.?), aber Du stehst auch anderweitig am Anfang - und jetzt sofort einen ("gewünscht" kurz vorm Erfolg) Prototyp zu beginnen, ist völlig illusorisch. Al3ko -. schrieb: > Oder du verwendest einen stärkeren Treiber, der 4A oder mehr kann. Ja. Du tust allgemein wohl nicht schlecht daran, nicht an Bauteilen zu "sparen". Beispiel: Hast Du einen Treiber, der mehr kann, dann ist eine Modifikation zu kürzerer Schaltflanke einfach nur das Einsetzen kleinerer Gatewiderstände. Aber auch anderweitig gilt: Teile, die auf Kante genäht funktionieren sollen, sorgen für ständiges "Wandeln am Abgrund" während der Entwicklung. Das kann man machen, wenn die Erfahrung da ist - jetzt vielleicht besser noch nicht. Oder Du läßt Dir hier stärker / von Grund auf helfen - dann kann man auf Vorsichtsmaßnahmen dieser Art verzichten, weil Du direkte fundierte Ratschläge miteinbeziehen kannst. Dazu aber müßtest Du das Maximum an Infos rausgeben. Über Dich und Dein Können und Equipment, über das Projekt (umfangreich bitte), Anwendung mit Umständen und Randbedingungen. Vieles davon zwar nur nach_Bedarf (Du mußt auch sicher keine Romane schreiben, nur Daten/Infos) - aber ich schreibe das, damit Du verstehst, wie "volle Kooperation" dann definiert ist. Die wäre aber wirklich hilfreich in dem Fall. VG
Macht doch nicht so viel Theater, nichts ist einfacher als ein diskreter D-Amp: http://www.next.gr/digital/Practical-digital-amplifier-TL084-l60201.html
dc-pom schrieb: > Marco schrieb: >> ich bin am überlegen, einen diskreten (naja nicht ganz) Class-D amp zu >> bauen. >> Ich möchte zumindest den Modulator, die Gatetreiber und die >> Leistungsstufe selber machen. > > Dazu sollte das Dreieck "über jeden Zweifel erhaben" sein. Gewußt? > >> unsicher mit der Wahl des Gatetreibers und den Mosfets. >> In einigen Designs ... die IR21xx Serie >> 2A Source / Sink Current und on/off Zeit von ca. 100ns. > > Du scheinst die (IR2110/)IR2113 zu meinen. Die Ein- und Ausschaltzeiten > sind eine Frage von Gate-Widerstand und MOSFET. > >> Wer hat denn schonmal ein diskretes Design gemacht und kann in etwa >> sagen, in welchem Bereich die Schaltflagen liegen sollten später? > > Ist auch eine Frage der angepeilten Frequenz. Für einen FullRange- > Verstärker sollte diese relativ hochliegen, für ausschl. Betrieb von > Subwoofern kann sie sehr niedrig sein. > >> Ich peile im Moment < 100 ns an damit ich später sehr schnell schalten >> kann. >> >> Jetzt habe ich nur noch das Problem der Mosfet-Wahl. >> Ich würde gerne SMD-Mosfets nehmen und am liebsten komplett ohne >> Kühlkörper auskommen (was prinzipiell ja möglich ist, wenn ich sehr sehr >> niederohmige Mosfets hätte). >> Allerdings haben extrem niederohmige Mosfets eine hohe Gate-Charge, was >> mir wiederrum Angst macht, dass ich die Schaltzeiten nicht erreiche. > > So denkt jeder. > >> Wie geht man bei so einem Design vor? > > Suche doch mal nach 1 (oder n) Beispiel(en), das/die in einem ähnlichen > (oder gar dem gleichen) Leistungs- und auch Impedanz-(der Speaker) > Bereich arbeitet. Z.B. DIYAudio wäre eine Adresse zum suchen, oder > Google mit diversen Tags gleichzeitig und/und-oder nacheinander > anstrengen. > >> Die Dead-Time zwischen Highside und Lowside Fet muss ja auch geregelt >> werden. > > Zur THD-Optimierung. > >> Ich habe gesehen, dass man das z.B. auch vor den Logikeingängen des >> Gatetreibers mit einem RC-Glied (verzögerung der steigenden Flanke) und >> dazu antiparallel eine Diode dann über dem R machen kann. > > Na klar. > >> Wie geht man generell so ein Design an, wenn man vorher nicht weiß, wie >> sich Mosfet, Gatetreiber und Dead-Time zueinander verhalten werden? >> Bzw. erster Startup des Prototypen und dann optimieren? > > Zuallererst sollte viel recherchiert werden - sehr viel. (!) Außerdem > kann man eventuell Teile des Konzeptes testweise separat "prototypen". > Und noch viel mehr. > > Als Anfänger, der einen Hochleistungs-Schaltverstärker bauen will, > sollte man erst mal sein möglichstes tun, Wissen darüber anzuhäufen. > Natürlich streng Projektbezogen, nicht "irgendwas". > > Alternativ, oder besser noch zusätzlich, könntest Du auch die ganzen > gewünschten techn. Daten mal konkret nennen, anstatt zu versuchen, > allein dieses Problem (Threadtitel) anzugehen. > > Zwar sollte man gerade daran dringend arbeiten (Du hast also wenig > Ahnung von FETs und Treibern - wovon hast Du denn z.B. Ahnung, bzw. > womit Erfahrung, etc.?), aber Du stehst auch anderweitig am Anfang - und > jetzt sofort einen ("gewünscht" kurz vorm Erfolg) Prototyp zu beginnen, > ist völlig illusorisch. > > Al3ko -. schrieb: >> Oder du verwendest einen stärkeren Treiber, der 4A oder mehr kann. > > Ja. Du tust allgemein wohl nicht schlecht daran, nicht an Bauteilen zu > "sparen". Beispiel: Hast Du einen Treiber, der mehr kann, dann ist eine > Modifikation zu kürzerer Schaltflanke einfach nur das Einsetzen > kleinerer Gatewiderstände. > > Aber auch anderweitig gilt: Teile, die auf Kante genäht funktionieren > sollen, sorgen für ständiges "Wandeln am Abgrund" während der > Entwicklung. Das kann man machen, wenn die Erfahrung da ist - jetzt > vielleicht besser noch nicht. > > Oder Du läßt Dir hier stärker / von Grund auf helfen - dann kann man auf > Vorsichtsmaßnahmen dieser Art verzichten, weil Du direkte fundierte > Ratschläge miteinbeziehen kannst. > > Dazu aber müßtest Du das Maximum an Infos rausgeben. Über Dich und Dein > Können und Equipment, über das Projekt (umfangreich bitte), Anwendung > mit Umständen und Randbedingungen. Vieles davon zwar nur nach_Bedarf > (Du mußt auch sicher keine Romane schreiben, nur Daten/Infos) - aber ich > schreibe das, damit Du verstehst, wie "volle Kooperation" dann definiert > ist. > > Die wäre aber wirklich hilfreich in dem Fall. > > VG Hallo DC-POM, danke für deine lange Antwort. Sagen wir es mal so - mir geht es in erster Linie um den Lerneffekt und möchte - in erster Instanz einfach die Leistungsstufe erstmal korrekt designen, eine Testplatine der Brückenschaltung machen, mit Funktionsgenerator mal austesten, thermische Tests machen etc.. Mir gehts hier in dem Thread nur mal darum, eine erste sinnvolle Auswahl an Bauteilen zu bekommen. Als Anforderung habe ich mir folgendes gesetzt: -Vollbrückendesign (wegen Single-Supply) -Komplette Vollbrücke mit einem einzigen PWM-Signal (kann man aber mit zwei XOR-Gates regeln), habe ich schon ausprobiert -Erstmal will ich es mit niedrigen Spannungen testen (ca 12-24V) -> Würde mein Design aber von Anfang mal bis zumindest 100V Spannungsfest haben -Niedrigste Impedanz des Lautsprechers der dran soll ca. 2 Ohm. Macht also bei 100V ca 50A Peak-Strom -Möglichst niederohmige Mosfets (damit Kühlung möglichst wegfällt - oder Kühlung über PCB) -Schaltfrequenz würde ich mich erstmal mit 200 kHz glücklich geben wenn ich das erreiche. Mehr wäre natürlich super. -Ich möchte aber bei 200/300 kHz noch einen sinnvoll nutzbaren DutyCycle-Bereich von 5%-95% mindestens haben. Mir ist beim probieren von Testschaltungen mit Signalgenerator aufgefallen, dass wenn man manche Gatetreiber sehr schnell taktet, auf einmal gar kein Schalten mehr zu sehen ist, wenn man nicht eine Mindestzeit X z.B. die High-Phase hat. -Passender LC filter der die Ströme kann und ab ca 25 kHz filtert. Wie gesagt: Am Anfang will ich erstmal mit Signalgenerator, Labornetzteil und Lastwiderständen testen. Next step wäre dann der Modulator - bin mir hier aber noch nicht sicher, ob ich es analog machen will oder in einem FPGA Auch bräuchte ich Infos, was zu einer gut gemachten Brücke dazu gehört bei so hohen Frequenzen (z.B. Drain-Source Snubber? wie dimensioniere ich diesen? ) Gate-Drain Cap? Ja? Nein? Gibt es vlt. eine gute Fachliteratur wo so etwas mal praxisnah beschrieben ist worauf man überall zu achten hat? Auch bräuchte ich Gedankenanstöße, wie ich z.B. eine Overcurrent-Protection realisiere? Shunt und Current-Sense Amplifier und dann mit Komparator ein Shutdown latchen? etc? Habe hier sogar einen Gate-Treiber gefunden, der mir noch passender erscheint wie die IR2110/IR2113 Treiber http://www.ti.com/product/ucc27714
Vor allem wäre ich über einen sinnvollen Vorschlag für einen passenden Mosfet dankbar, der in Verbindung mit oben genanntem Gatetreiber eben die angepeilte Switching-Frequenz bzw. die angepeilte rise/fall time packt.
Angehängte Dateien:
-
IMG_20180618_011832_small.jpg
110 KB -
IMG_20180618_011839_small.jpg
160 KB -
IMG_20180618_011849_small.jpg
150 KB -
IMG_20180618_011907_small.jpg
160 KB -
IMG_20180618_011922_small.jpg
150 KB
Ich würde sowas rückwärts angehen. Zuerst legst du fest, was du für eine Eingangsspannung und was für eine Ausgangsleistung haben willst. Dadurch ergibt sich schonmal Lautsprecherimpedanz und auch der maximale Strom durch die MOSFETs. Der Ausgangsfilter ist sehr wichtig. Normaler LC-Filter der bei 20kHz (oder 16kHz) abschneidet. Beeinflusst stark welche Schaltfrequenz du brauchst (Faktor 5-10 über Audiofrequenz). Mit der Schaltfrequenz und dem Strom bewaffnet kannst du dich an die Auswahl von MOSFETs machen. Je nach Kühlung kannst du eine gewisse Menge an Leistung wegschaffen. Da du ohne Kühlkörper und mit SMD MOSFETs arbeiten willst würde ich maximal 1-2W anpeilen. Als erste Abschätzung kannst du die Leistung 50:50 auf die Schaltverluste und die Leitendverluste verteilen. Damit bekommst du nun deinen maximalen R_ds_on und deine Ausgangskapazität heraus. Damit kannst du deinen MOSFET suchen. Will man eine hohe Effizienz können die gerne auch mal teurer werden. Hast du die Ausgangsstufe designed, kannst du dir Treiber raussuchen. Die IRxxxx serie wurde angesprochen, ich bin ein Fan von den NCP5181 Treibern. Allzu große Sorgen wegen der Schaltflanke würde ich mir nicht machen. Angenommen du schaltest mit 200kHz, sind das 5µS Periode. Alle 2.5µS also ca eine Flanke. wenn die Flanke 100nS dauert sind das ca 4% deiner verfügbaren Zeit. Ist für diese Anwendung in Ordnung. Da gibts nämlich ein Trick: Nimmst du analoges Feedback vom Ausgang, werden diese Schaltflanken auch berücksichtigt, was die Verzerrung reduziert. Aus dem Grund würde ich auch einen Analogen Modulator empfehlen. Im Anhang siehst du einen "diskreten" Class-D Verstärker den ich vor einiger Zeit mal gebaut habe. Den Schaltplan hab ich aktuell nicht vorliegen, wenn du Interesse hast kann ich den aber mal wieder rauskramen. Grober Überblick: Eingangsspannung: 100V max MOSFETs: IRFB4020 (200V, 80mOhm, 91pF C_out, 18nC Q_gate) Treiber: NCP5181 Diode: RF601B2D Schaltflanken hab ich leider nicht mehr im Kopf, müsste ich nochmal ausmessen. Sollte aber nicht langsamer sein als 100nS. Marco schrieb: > Die Dead-Time zwischen Highside und Lowside Fet muss ja auch geregelt > werden. Da gibt es mehrere Methoden. Was ich gemacht habe ist ein kleines NOR-Gatter (zu sehen direkt vor den Gatetreibern). Dieses ist so verschaltet: http://www.falstad.com/circuit/circuitjs.html?cct=$+1+1e-10+10.20027730826997+50+5+50%0A153+224+176+336+176+0+2+0+5%0Ar+128+192+208+192+0+100%0Ac+224+208+224+272+0+1e-9+4.585539463005166%0Ag+224+272+224+288+0%0Aw+208+192+224+192+0%0Aw+224+192+224+208+0%0Aw+224+160+128+160+0%0Aw+128+160+128+192+0%0Aw+384+160+384+192+0%0Aw+480+160+384+160+0%0Aw+480+192+480+208+0%0Aw+464+192+480+192+0%0Ag+480+272+480+288+0%0Ac+480+208+480+272+0+1e-9+0.41487520486559204%0Ar+384+192+464+192+0+100%0A153+480+176+592+176+0+2+5+5%0A153+224+80+336+80+0+2+0+5%0Aw+336+80+384+80+0%0Aw+384+80+384+160+0%0Aw+128+160+128+96+0%0Aw+128+96+224+96+0%0Aw+224+96+224+64+0%0AO+592+176+592+224+0%0AO+336+176+336+224+0%0AR+128+160+80+160+1+2+1000000+2.5+2.5+0+0.5%0Ao+23+64+0+4098+5+0.1+0+1%0Ao+22+64+0+4098+5+0.1+0+1%0A Die Idee ist die fallende Flanke normal durchzulassen, aber die steigende Flanke zu verzögern. Dadurch kannst du einfach mit einem PWM-Signal reingehen, was die Entstufe aus Sicht des Modulators zu einer einfachen Blackbox werden lässt. Durch verschiedene Widerstände kannst du dann deine Deadtime einstellen. Marco schrieb: > Ich habe gesehen, dass man das z.B. auch vor den Logikeingängen des > Gatetreibers mit einem RC-Glied (verzögerung der steigenden Flanke) und > dazu antiparallel eine Diode dann über dem R machen kann. Kann man auch machen. Der Vorteil des Logikgatters ist, dass das Signal wieder zu einem Rechteck wird bevor es in den Treiberchip geht. Dadurch kannst du die Verzögerung genau ausmessen und anpassen. Nimmst du ein RC-Glied bist du auf die internen Schaltschwellen des Treibers angewiesen. Marco schrieb: > -Komplette Vollbrücke mit einem einzigen PWM-Signal (kann man aber mit > zwei XOR-Gates regeln), habe ich schon ausprobiert Hm. XOR Ansteuerung. Wenn du beide Halbbrücken invertiert ansteuerst verschenkst du einen massiven Vorteil. Invertierst du nur die PWM bekommst du solche Signale: https://www.maximintegrated.com/en/images/appnotes/3878/3878Fig01.gif Invertierst du aber das analoge Eingangssignal und gibst dem zweiten Pfad einen eigenen Modulator bekommst du sowas: https://www.maximintegrated.com/en/images/appnotes/3878/3878Fig02.gif Vorteil: Die Differenz der Signale ist viel kleiner, und der Filter hat weniger zu filtern. (Bildquelle: https://www.maximintegrated.com/en/app-notes/index.mvp/id/3878 ) Marco schrieb: > -Erstmal will ich es mit niedrigen Spannungen testen (ca 12-24V) -> > Würde mein Design aber von Anfang mal bis zumindest 100V Spannungsfest > haben Exakt das war auch mein Ansatz damals :) Marco schrieb: > -Niedrigste Impedanz des Lautsprechers der dran soll ca. 2 Ohm. Macht > also bei 100V ca 50A Peak-Strom 50A peak (35Arms) ohne Kühlkörper? Das wird schwer. Marco schrieb: > Next step wäre dann der Modulator - bin mir hier aber noch nicht sicher, > ob ich es analog machen will oder in einem FPGA FPGA ist hier Overkill und auch der falsche Ansatz. Besser wäre ein guter DSP. Trotzdem würde ich dir analog empfehlen, da du so ein Feedback von der Ausgangsstufe nehmen kannst. Das selbe Feedback digital zu nehmen würde heißen die Schaltflanke von <100nS mit einem ADC mehrmals zu Samplen. Größenordnung 30MSamps/sec. Analog ist das "nur" ein Opamp. An dieser Stelle möchte ich dir auch den Delta-Sigma- Modulator empfehlen. Oszilliert von selber, nimmt Feedback vom Ausgang, einfacher Aufbau. In meinem Design nutze ich einen solchen Delta Sigma Modulator erster Ordnung. Nachträglicher Hinweis: Baut man diese erster Ordnung fangen diese gerne mit "limit cyclen" an. Bei Stille kann dann spontan ein nerviger Piepton auftreten. Kann man aber durch höhere Ordnungen oder Dithering vermeiden. Marco schrieb: > Drain-Source Snubber? wie dimensioniere > ich diesen? Nein. Kapazitäten sind dein Feind an der Drain Source Strecke. Du nimmst die Kapazität die der MOSFET eh schon hat und stellst durch die Schaltflanken alles ein. Zuviel Ringing? Langsamer schalten. So schnell wie nötig, so langsam wie möglich. Marco schrieb: > Gate-Drain Cap? Ja? Nein? Nein. Gatevorwiderstand ist da zum einstellen besser. Marco schrieb: > Habe hier sogar einen Gate-Treiber gefunden, der mir noch passender > erscheint wie die IR2110/IR2113 Treiber > http://www.ti.com/product/ucc27714 Kann man testen. Von der UCC Reihe gibts auch welche die 9A (!) können. Irgentwann haben die MOSFETs aber einen zu hohen internen Gatewiderstand um davon profitieren zu können. Teste erstmal mit den normalen Treibern. Solche Hochstromwunder kann man nehmen wenn man dann mehrere MOSFETs parallel schaltet :)
Wir sprechen von 100V Versorgungsspannung und 100ns Schaltflanke. Das macht 1V/ns Flankensteilheit am FET, was wirklich eine leicht erreichbare Hausnummer ist. Als Referenz: Ich habe mit Infineon Coolmos Schaltern 400V, 10A innerhalb von 10ns geschaltet. Insofern: Mach dir wegen der angestrebten 100ns keine allzugroßen Bedenken. Viel Erfolg. Edit: Es gibt eine App Note von Gansystems, die Gate Treiber IC empfehlen, die ebenfalls Pin Kompatibel zueinander sind. Somit hast du die Möglichkeit, einen anderen Baustein zu verwenden, ohne dein Layout zu ändern.
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.