Hallo, ich habe ein Bauteil mit mehreren NC Pins. Jetzt möchte ich die auch garnicht erst löten und sschon die Pads entfernen. Aber nicht am Bauteil in der Library, sondern nur im Layout. Geht das irgendwie in Eagle? Wenn ich da ein tRestrict drüberlege, dann ist für mich unklar was die höhere Priorität hat, das Restrict oder das Pad vom Bauteil.
was ist so schlimm daran pads zu haben die nicht verbunden sind? mal davon abgesehen: du weißt aber, dass pins eines chips, selbst wenn sie als NC definiert sind, trotzdem verlötet werden sollten, damit der chip besser auf dem board haftet, oder? (vibrationsschutz, ...) mal ernsthaft, es macht mehr aufwand die pins nicht zu verlöten und aufzupassen, dass sich keine lötbrücken bilden als die pins einfach mit einem nichtverbundenen pad auf dem board zu verlöten.
Man ich hatte einfach auf eine hilfreiche Antwort gehofft aber die kommt natürlich nicht. Na dann erkläre ich es: Das ist ein QFN und die PADs sind sehr klein. Wenn ich jetzt mit dem Lötkolben aussen rum fahre und somit alle Pins festlöte, dann gehen manchmal selten NC Pads von der Platine ab und liegen dann irgendwie unter den Nachbarpins und verursachen Kurzschlüsse. Nein ich verwende da keine große Kraft sondern ziehe nur einen Tropfen Lot um den Chip herum. Als Lösung kann ich die Pins mit einer sehr feinen Spitze einzeln verlöten, das geht. Vibrationsschutz ist mir egal weil der Chip ein riesiges Pad auf der Unterseite hat das natürlich verlötet wird.
@ Teo D. (teoderix) >Nein geht nicht. Stimmt. >Das musst du mit deinem Fertiger besprechen. Na der wird sich freuen, so einen Firlefanz an der Backe zu haben. Nein, wenn es der OP denn WIRKLICH braucht, muss er halt in der Bibliothek ein 2. Package mit den entfernten Pads anlegen (einfach kopieren, neues Package anlegen und einfügen, Pads entfernen), als neue Version des Devices ergänzen und einen Update der Lib im Schaltplan machen. Dann kann man per PACKAGE auf das neue Gehäuse wechseln und fertig, ohne viel Aufwand. Dann gibts auch keine sinnlosen Besprechungen mit dem Platinenhersteller.
Wunderbar, das sind doch brauchbare Antworten! Vielen Dank! Aber generell wäre es schon cool wenn man im Eagle Prioritäten vergeben könnte.
Gustl B. schrieb: > Wenn ich da ein tRestrict drüberlege, dann ist für mich unklar > was die höhere Priorität hat, das Restrict oder das Pad vom Bauteil. Ein tRestrict hat mit Prioritäten überhaupt nichts zu tun und interessiert den Fertiger sowieso nicht. Alles was dann passiert, ist beim DRC ein Restrict-Fehler sobald eine Leiterbahn/Pad sich damit überschneidet.
OK verstanden. Aber wäre cool wenn man Prioritäten vergeben könnte.
@ Gustl B. (-gb-)
>OK verstanden. Aber wäre cool wenn man Prioritäten vergeben könnte.
Die gibt es schon. Die oberste lautet.
Hör auf zu quatschen und zu frickeln und entwickle SYSTEMATISCH.
Und genau das geht wunderbar mit Eagle.
Kannst du das was ich schreibe nicht einfach ignorieren? Keine Sorge, ich habe den IC schon mehrmals sauber verlötet und kann auch die Library die ich selbst zu dem IC gemacht habe natürlich auch editieren, aber darum ging es mir hier nicht. Ich wollte nur wissen ob es dieses Feature in Eagle gibt. Jetzt mache ich weiter wie vorher und verlöte die Pins einzeln wenn NC Pins auf der IC Seite sind.
Ein richtiges Layout-Program kennt "pulled pins" (im Board); hab' ich im vorigen Jahrtausend gern benutzt.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.