Hallo wir haben nicht sehr viel Erfahrung mit komplexeren Leiterplattenlayouts. Nun haben wir jedoch ein Projekt bei welchem ein SMD Schrittmotorentreiber verwendet wird, welcher eine gute Wärmeabführung benötigt. In der Applikation Note des Bausteins wird empfohlen möglichst viele Durchkontaktierungen (VIAS) unter dem Baustein auf seiner Massefläche zu machen. Das haben wir gemacht. Unser Lieferant behauptet nun, dass dies falsch ist, da ihm so das Lötzinn durch die Löcher wegläuft. Er beharrt darauf dass wir nur jeweils an den Ecken der Massefläche VIAS setzen dürfen. Es handelt sich um eine 4 Lagen Platine. Ich hoffe es kann mir jemand sagen wie man das richtig macht, bzw. wer recht hat. Unser Lieferant oder die Applikation Note.
Fordprefect schrieb: > bzw. wer > recht hat Mit 4 einfachen Vias kann man keine nennenswerte Wärme abführen, das Problem muss also anders gelöst werden. Der Bestücker muss sowas eben können, er sollte auch in der Lage sein zu empfehlen, wie die Vias und ihre Lotmaske aussehen sollen, und es muss genügend Lot zur Verfügung gestellt werden. Dass das geht beweist nicht nur die Appnote, sondern abertausende gefertigte Leiterplatten. Wenn der Bestücker das nicht kann - PK (Pech kett). Es gibt aber welche, sogar viele, die das können. Georg
Den Bestücker kann ich durchaus verstehen, da durch die offenen Durchkontaktierungen auf Lötflächen keine einwandrfeie Verbindung sichergestellt werden kann. Allerdings gibt es extra dafür bei der Herstelung der Leiterplatten das sogenannte "Via-in-pad" Verfahren. Hierbei werden die Vias mit Harz gefüllt und anschließend mit Kupfer gedeckelt und man kann wieder ganz normal löten, da das Lot nicht wegfließen kann. Dann ist sowohl der Bestücker als auch der Bauteilhersteller zufrieden. Gibt es einen Link zu dem Datenblatt des Bauteil? Evtl. wird dort bereits auf diese spezielle Technologie hingewiesen.
Da hat Dein Lieferant recht - einfache Durchkontaktierungen im Pad saugen das Lötzinn weg. Für Deine Applikation wären "Capped Vias" das Beste. Vielleicht reichen aber auch "filled Vias". Es gibt da verschiedene Lösungsmöglichkeiten, schau mal z.B. hier: https://www.multi-circuit-boards.eu/leiterplatten-design-hilfe/oberflaeche/via-abdeckung.html. Ggf. mal Euren Fertiger des PCBs und den Bestücker kontaktieren, was in FRage kommt und im Budget bleibt... Wenn die abzuführene Verlustleistung nicht zu groß ist und die Platzverhältnisse es zulassen, sind "normale" Vias neben dem Pad wohl die günstigste Lösung.
Fordprefect schrieb: > Unser Lieferant behauptet nun, dass dies falsch ist, da ihm so das > Lötzinn > durch die Löcher wegläuft. Das kann man gut über Vias mit 0,2mm Durchmesser und angepasster Lötpasten Menge auffangen. Dein Lieferant irrt, massives Via stiching bei den Thermal Pads ist stand der Technik. Plated Vias machen den Spaß sehr viel teurer, das geht auch ohne. Unsere Bestücker verwenden alle Jet Pastendrucker statt SMD Schablonen. Da kann man sehr flexibel die Mengen anpassen.
Beide haben recht, aber bei anderen Fragen. 4 Vias reichen nicht wenn da Wärme weg soll. Allerdings sind normale Vias in einem Thermal Pad auch nicht Prozesssicher. Schau dir mal bei Häusermann das Webinar "Wärmemanagement mit FR4-Leiterplatten" an da werden verschieden Möglichkeiten aufgezeigt von Plugged Vias bis zu Trennstegen per Lötstopplack um zu verhindern das Lötzinn in die Vias abfließt. http://www.haeusermann.at/de/leiterplatten/anwendungsspezifische-leiterplatten/waermemanagement-fuer-leistungsbauteile Gruß Matthias
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.