max 10 adc pin Zuordnung

[Martin O. (ossi-2)]

Beim ADC des MAX 10 kann man mit dem Parameter chsel den Kanal des ADC 
wählen, wobei die Nummerierung dort anders zu sein scheint als die 
PIN-Nummerierung.

Wo finde ich die Zuordnung Channel <-> Pin-No ?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Martin O. schrieb:
> Wo finde ich die Zuordnung Channel <-> Pin-No ?
Die Tabellen ab Seite 49 im "Intel MAX 10 Analog to Digital Converter 
User Guide" helfen dir nicht weiter?

[Markus F. (mfro)]

Die helfen über die erste Hürde.

Dann ist's wie bei Alice im Wunderland: der Pin heißt zwar so, aber das 
ist nicht sein Name ;)

ADC2IN8 sitzt z.B. bei meinem MAX10 auf Pin_E3.

Was wo ist, findet man am schnellsten im Pin Planner. Dort die Pin 
Properties einschalten und die linke obere und rechte untere Ecke vom 
Chip (da sitzen die ADCs) abgrasen. Wenn unter "Special function" die 
ADC-Funktion auftaucht, hat man den Pin gefunden. Wo die Information 
möglicherweise sonst einfacher zu finden wäre, weiß ich leider nicht. 
Aber so habe ich jedenfalls alle meine Kandidaten gefunden.

[+-0 (Gast)]

> Was wo ist, findet man am schnellsten im Pin Planner.

Irgendwie scheint die das Paar Intel-Altera zu schwächeln.
In besseren Zeiten gab es ein extra Dokument mit den
Pinbelegungen.

So lass ich den Max10 gerne links liegen und bleib bei
den Cyclonen.

Und ein ADC auf dem FPGA? Naja, erinnert mich irgendwie
an die ADCs bei TIs 320X5000ern. Reicht gerade mal um
die Akkuspannung zu lesen. Also nichts was irgendwie
wirklich funktionstragend wäre...

[C. A. Rotwang (Gast)]

+-0 schrieb:

> Und ein ADC auf dem FPGA? Naja, erinnert mich irgendwie
> an die ADCs bei TIs 320X5000ern. Reicht gerade mal um
> die Akkuspannung zu lesen. Also nichts was irgendwie
> wirklich funktionstragend wäre...

Eigene Versorgungsspannung und die der Periphery ermittel und so die 
"Gesundheit" des Systems überwachen IST funktionstragend.

Xilinx nennt daher seinen on-Chip ADC Systemmonitor.Ist besser als nach 
dem Gau mit Messspitzen rumzudoktoren um die Ursache für die 
Datenverluste zu ermitteln.

Oder um bei der Inbetriebnahme die Spannungs Regler nach den Spannungen 
am Vebraucher einzustellen.

[+-0 (Gast)]

> Ist besser als nach
> dem Gau mit Messspitzen rumzudoktoren um die Ursache für die
> Datenverluste zu ermitteln.

Schwaches Argument.

Aus dem eigenen Designversagen die Notwendigkeit herzuleiten
kann wohl so kaum Allgemeingültigkeit erlangen.

Wenn ich unbedingt die Spannungen überwachen will, kann ich
dem ganzen auch noch einen 8-Pinner spendieren der das tut.
Wenn sich nicht ohnehin noch ein weiterer Controller im
Design findet, dem man die Aufgabe übertragen könnte.

[C. A. Rotwang (Gast)]

+-0 schrieb:
>> Ist besser als nach
>> dem Gau mit Messspitzen rumzudoktoren um die Ursache für die
>> Datenverluste zu ermitteln.
>
> Schwaches Argument.
Mickrige Berufserfahrung deinerseits.

> Aus dem eigenen Designversagen die Notwendigkeit herzuleiten
> kann wohl so kaum Allgemeingültigkeit erlangen.

Doch, Erfahrung macht klug. Deshalb erkennt man die guten Holzfäller 
daran, das sie EINEN Schmissa m Körper haben.

> Wenn ich unbedingt die Spannungen überwachen will, kann ich
> dem ganzen auch noch einen 8-Pinner spendieren der das tut.
> Wenn sich nicht ohnehin noch ein weiterer Controller im
> Design findet, dem man die Aufgabe übertragen könnte.

Klar kann man, FPGA's werden aber immer mehr in Richtung SoC genutzt 
also ersatz von eXtra-IC's und Controller auf dem Board. Und einen 
Xtra-IC zu spendieren un quasi von hinten durch die Brust einen IC 
seinen eigene Spannungen überwachen zu lassen ist irgendwie blöd. Miss 
der FPGA selber gibbets keine Probleme mit Verfälschung durch 
Masseversatz oder Spannungsverlusten an den Messzuleitungen.

[Martin O. (ossi-2)]

Ich habe folgendes Phänomen: Ich benutze ein MAX1000 Board. Da gibt es 
den Steckverbinder J1 Pin2 = AIN0 und AIN0 ist geroutet an Pin 
E1(ADC1IN8) des MAX10. Dann müsste ich eigentlich channel 8 anwählen, um 
AIN0 zu lesen. Seltsamerweise muss ich chsel=2 setzen, um AIN0 zu lesen.

[Duke Scarring (Gast)]

+-0 schrieb:
> Also nichts was irgendwie
> wirklich funktionstragend wäre...
Das sehe ich auch so. Ich brauche einen FPGA i.d.R. um mehrere Messwerte 
mit hohen Sampleraten abzutasten.
Dafür taugen die eingebauten multiplexten ADC-Kanäle mit 1 MS/s nicht, 
können also auch nicht funktionstragend sein.

Wenn es die Hauptaufgabe ist eine oder mehrere Betriebsspannung zu 
überwachen, dann sieht das schon anders aus...

C. A. Rotwang schrieb:
> Xilinx nennt daher seinen on-Chip ADC Systemmonitor.
Das weist ehrlich auf den Anwendungszweck hin. Als die ADCs bei Xilinx 
noch neu waren, lasen sich die Marketingaussagen noch anders.

Duke

[Markus F. (mfro)]

Martin O. schrieb:
> Dann müsste ich eigentlich channel 8 anwählen, um
> AIN0 zu lesen. Seltsamerweise muss ich chsel=2 setzen, um AIN0 zu lesen.

Du hast gesehen, daß der Rev 1 Schaltplan anders aussieht als die beiden 
anderen?

[Martin O. (ossi-2)]

Soweit ich das erkenne habe ich rev-02 Boards und habe den zugehörigen 
Schaltplan benutzt.