Hallo liebe Gemeinde, ich habe eine Frage zu der sich im Anhang befindenden Schaltung. Warum fallen über den Transistoren nicht die gleichen Spannungen ab?. Die beiden Transistoren sind gleich groß dimensioniert wurden. Also gleiches Spice Modell.
Angehängte Dateien:
-
ss.png
11 KB
Ich würde sagen, weil der eine in Stromgegenkopplung liegt. ( Q1 ) Also während Q2 durchschaltet, ist er dennoch als Source-Widerstand für den Q1 zu sehen. Damit wird Q2 immer etwas besser leiten als Q1 und somit fällt über Q1 eine etwas höhere Spannung ab.
Hallo, Würdest Du beide Schalter gleichzeitig schließen, würden die Transistoren einfach durchbrennen, weil es einen satten Kurzschluß gibt. Außer sie hätten einen so hohen ON-Widerstand, daß dies nicht passiert. Ob Dein Programm bereits die Leitungswiderstände und den maximalen Strom der Transistoren berücksichtigt, ist von hier aus nicht erkennbar. mfG
In der Realiaet streuen die Bauteilwerte und waeren die Spannungsabfaelle auch nicht identisch.
Verstehe nicht, warum 1. für diese Simulation die Scahltung nicht parallel aufgebaut ist - mit Drain-Widerständen. 2. am Drain von Q2 3,14V gemessen werden kann, wenn dort VDD mit 5V angeschlossen ist.
Beitrag #5573198 wurde vom Autor gelöscht.
Vorweg: Deine Schaltung ist Mist. Deine FETs wären im realen Leben schon längst abgeraucht. Simuliere mal die Temperatur ;-) Daniel H. schrieb: > Warum fallen über den Transistoren nicht die gleichen Spannungen ab? Weil sie nicht gleich angesteuert werden (U_GS Q1 != U_GS Q2)
dh schrieb: > 2. am Drain von Q2 3,14V gemessen werden kann, wenn dort VDD mit 5V > angeschlossen ist. Weil sich die 3.14V auf U_GS von Q2 bezieht. Das ist anscheinend keine auf GND bezogene Messung.
p.s. Dein Bild ist auch Mist, sorry. Mehr als 70% White Space - absolut nutzlos Daniel H. schrieb: > ss.png
Daniel H. schrieb: > Warum fallen über den Transistoren nicht die gleichen Spannungen ab?. Weil sie kaputt sind. Wer per eingeschalteter Transistoren 5V mit Masse verbindet, erzeugt einen Kurzschluss der so viel Strom fliessen, lässt, daß zumindest ein Transistor kaputt geht. Schade, daß Simulationen nicht rauchen. Bitte erst Grundlagen lernen bevor man bastelt. Bei dir kommt hinzu, daß Q2 zwar 5V UGS Spannung hat, Q1 aber nur 2.5V wenn sich denn wirklich die 5V über beiden Transistoren wie über einem Spannungsteiler halbieren würden, und 2.5V als UGS lässt den Transistor halt nicht so niederohmig werden wie 5V. Lerne also noch was zu Spannungen und Potentialen, 5V am oben Transistor sind eben NICHT 5V UGS für ihn, dazu müsste man den Minuspol von V1 schon mit S von Q1 verbinden.
Michael B. schrieb: > Daniel H. schrieb: >> Warum fallen über den Transistoren nicht die gleichen Spannungen ab?. > > Weil sie kaputt sind. Ha, ha. Welche Simulation und welches Bauteilmodell kennst du, dass Kaputt-Geh-Szenarien richtig simuliert?
Daniel H. schrieb: > ich habe eine Frage zu der sich im Anhang befindenden Schaltung. Warum > fallen über den Transistoren nicht die gleichen Spannungen ab?. > Die beiden Transistoren sind gleich groß dimensioniert wurden. Also > gleiches Spice Modell. Gute Frage. An sich würde man erwarten, daß diese selbstleitenden(!) JFET(!) in der Simulation tatsächlich beim gleichen Strom auch den gleichen Spannungsabfall über der DS-Strecke hätten. Allerdings ist die Schaltung unsinnig. Weder offene Gates (wie gezeichnet) noch gar eine positive(!) Gatespannung ergeben irgendeinen Sinn. Insofern darf dann auch die Simulation unsinnige Werte ergeben. Wie wäre es denn mit Ableitwiderständen von z.B. 1M zwischen Gate und Source jedes der beiden JFET? Und als nächstes lernst du bitte, wie JFET korrekt angesteuert werden.
:
Bearbeitet durch User
Angehängte Dateien:
-
CMOS.png
25 KB
Danke für die vielen Antworten! Ich habe die JFET gegen selbstsperrende n-Mos getauscht. Außerdem habe ich einen 1kohm großen Widerstand eingesetzt, um den Strom zu begrenzen.
Daniel H. schrieb: > Ich habe die JFET gegen selbstsperrende n-Mos getauscht. Nein, du sollst doch (!): Axel S. schrieb: > Und als nächstes lernst du bitte, wie JFET korrekt angesteuert werden.
Axel S. schrieb: > Und als nächstes lernst du bitte, wie JFET korrekt angesteuert werden. Das gilt auch für MOSFETs. Daniel H. schrieb: > Ich habe die JFET gegen selbstsperrende n-Mos getauscht.
Daniel H. schrieb: > Danke für die vielen Antworten! > > Ich habe die JFET gegen selbstsperrende n-Mos getauscht. > Außerdem habe ich einen 1kohm großen Widerstand eingesetzt, um den Strom > zu begrenzen. Dir ist aber schon klar, daß das jetzt eine ganz andere Schaltung ist? Von der Funktion her ist das ein NAND Gatter, wie man es zu Zeiten der n-MOS Technik (also vor CMOS) aufgebaut hat. Mit einem (schwach) selbstleitenden MOSFET statt des Arbeitswiderstands. Ach ja: offene (unbeschaltete) Gates sind nach wie vor ein no-go. Wenn du schon bei deinen dämlichen Schaltern bleiben willst, dann nimm wenigstens Umschalter und lege das Gate wahlweise auf 4V oder GND.
Daniel H. schrieb: >Warum >fallen über den Transistoren nicht die gleichen Spannungen ab?. Sie sind nicht gleich angesteuert, Q1 hat eine Gegenkopplung und Q2 nicht.
Günter Lenz schrieb: > Q1 hat eine Gegenkopplung und Q2 nicht. Nun hört doch endlich auf mit solchen Begriffen - zu früh. :) Was für Dich erst mal zählt, @Daniel: Wenn Du gleiche Transistoren (allgemein, egal ob FET, JFET, bipolar) in einer sogenannten Kaskode oder Kaskade (auch noch zu früh - egal) seriell übereinander setzen willst, und bei allen die gleichen Eigenschaften / Reaktionen erzielen möchtest (z.B. = Spannungsfall) dann müßte die Ansteuerung ((J)FET Spannung G-S, bipolar Strom in B) überall identisch (auch zeitgleich (schwierig)) stattfinden. Du aber hast unterschiedliche G-S Spannungen, weil Du mit nur einer geschalteten Spannungsquelle auf beide Gates gehst - der obere (J)FET aber so mit seiner S (Source) auf dem unteren sitzt, statt auf GND. Das kann einfach nicht gehen. Würdest Du jeweils zwei (simultan geschaltete (*) und gleich hohe) Spannungsquellen benutzen, je eine je an G-S eines der (J)FETs, würden sich die (J)FETs auch gleich verhalten. Aber so nicht. (Dazu bräuchtest Du für Deine Simulation also zwei gleiche Quellen, sagen wir: "V1" und "V2", und diese gehörten entweder als gleichzeitig schaltend definiert - oder aber durch eine Art doppelten Taster (voneinander isoliert!) gemeinsam betätigt. Aber: Rückwärts, nach Lösen des Doppeltasters, blieben bei den (IG)- FETs die Gates geladen... versuch lieber zwei gleichzeitig betätigte V-Quellen, die auch "sink" können, sonst bräuchts Zusatzbeschaltung.)
Gegenverständniskopplung schrieb: > Günter Lenz schrieb: >> Q1 hat eine Gegenkopplung und Q2 nicht. > > Nun hört doch endlich auf mit solchen Begriffen - zu früh. :) Vor allem ist es falsch Das ist keine lineare Schaltung. Es gibt nicht so etwas wie eine Gegenkopplung. > Was für Dich erst mal zählt: Wenn Du gleiche Transistoren > seriell übereinander setzen willst, und bei allen die gleichen > Eigenschaften / Reaktionen erzielen möchtest (z.B. = Spannungsfall) > dann müßte die Ansteuerung ((J)FET Spannung G-S, bipolar Strom in B) > überall identisch stattfinden. Im Prinzip ist das in der Schaltung aus dem Ursprungspost so. Wenn die Schalter beide geöffnet sind, sind beide Gates unbeschaltet. Gleich. > Du aber hast unterschiedliche G-S Spannungen Nein. Das Problem ist, daß die Simulation mit den offenen Gates nicht umgehen kann. K.A. wie detailliert das Spice-Modell der beiden JFET ist. Im Prinzip sind da parasitäre Kapazitäten. Aber auch die wären für beide Bauteile gleich. Rein theoretisch müßten sich für simulierte (= ideal gleiche) Bauteile gleiche Drain-Source Spannungen ergeben, weil der Drainstrom jeweils gleich ist und auch die Gate-Source Spannung jeweils gleich ist. Je nach Modell entweder der Startwert von (vermutlich) 0 - oder ein Anteil der Drain-Source Spannung bei Berücksichtigung des kapazitiven Spannungsteilers zwischen Drain, Gate und Source. Sobald einer oder gar beide Schalter geschlossen werden, sieht die Sache anders aus. Dann geht das schon deswegen maximal in die Hose, weil das Gate eines n-Kanal JFET bei positiver Gate-Source Spannung eine Diodenstrecke in Durchlaßrichtung darstellt. Zumindest in das Gate des unteren Transistors fließt dann ein Strom im Kiloampere-Bereich (in der Simulation).
Axel S. schrieb: > Das Problem ist, daß die Simulation mit den offenen Gates nicht umgehen > kann. K.A. wie detailliert das Spice-Modell der beiden JFET ist. Im > Prinzip sind da parasitäre Kapazitäten. Aber auch die wären für beide > Bauteile gleich. Rein theoretisch müßten sich für simulierte (= ideal > gleiche) Bauteile gleiche Drain-Source Spannungen ergeben, weil der > Drainstrom jeweils gleich ist und auch die Gate-Source Spannung jeweils > gleich ist. Je nach Modell entweder der Startwert von (vermutlich) 0 - > oder ein Anteil der Drain-Source Spannung bei Berücksichtigung des > kapazitiven Spannungsteilers zwischen Drain, Gate und Source. Hast recht, das hatte ich gar nicht betrachtet - sondern erst ab dem ersten mal geschlossen. Ab da aber besteht def. auch untersch. Ansteuerung, weswegen untersch. Spannungsfälle auch def. zu erwarten sind (und es gälte, was ich schrieb - wenn man mal den ultraüberirdisch tödlichen Strom außer acht ließe, was die Simu ja vermutlich macht... ich wollte ihm ein_bestimmtes Problem nahebringen, von weiteren (Realitäts-P.) mal abgesehen). Es ist echt schwer, jemandem ineinander verwobene Dinge zu erklären. Stimmt schon, man müßte Stück für Stück vorgehen. (Erlernen.) Axel S. schrieb: > Vor allem ist es falsch Es hat hiermit nichts zu tun, ja. Weil das kein "Schaltungsteil Kaskode als lineares Verstärkungselement" ist, sondern einfach nur zwei Schalter übereinander ohne Strombegrenzung und falsch angesteuert. Ok, ich gebe zu: Deine Antworten sind besser als meine. :-/
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.