Forum: Mikrocontroller und Digitale Elektronik Frage zu Inverter und Timing Diagrammen


von Wolfgang B. (cammel)


Lesenswert?

Hallo zusammen,
nach einiger Zeit mal wieder eine Verständnis-Frage, die ich nicht mit 
Hilfe des Forums lösen konnte. Vermutlich kapiere ich es einfach nicht.

In zahlreichen Logiken mit denen ich arbeite sind die Pins invertiert 
(write enable, chip selects, read anable ...). Ich verstehe das warum 
dahinter nicht.
Der Inverter soll ja als Verstärker für die interne Verschaltung dienen, 
damit der Chip nicht alles über seine Versorgungsspannung treiben muss. 
Das kann er, wenn extern ein High Signal anliegt. Aber wenn das Signal 
low ist, dann hat dies doch keinen Einfluss. Manche dieser Pins sind 
aber die meiste Zeit Low, was dann ja keinen Vorteil für den Chip 
bringt.

Irgendwo fehlt mir da ein Baustein, damit ich das kapieren kann.

von Rufus Τ. F. (rufus) Benutzerseite


Lesenswert?

Wolfgang B. schrieb:
> Der Inverter soll ja als Verstärker für die interne Verschaltung dienen,
> damit der Chip nicht alles über seine Versorgungsspannung treiben muss.

Ach, soll er das?

von Stefan F. (Gast)


Lesenswert?

Löse Dich von der Vorstellung, dass High=Ein und Low=Aus bedeutet. Es 
kann auch genau anders herum sein.

Genauso fragwürdig ist die Vorstellung, dass der Strom von Plus nach 
Minus fließt. Denn es sind freie Elektronen, die fließen, und zwar von 
Minus nach Plus.

Damals, in Zeiten der DTL und TTL Technologie war es so, dass die IC's 
eine Leitung wesentlich schneller auf Low ziehen konnten, als einen 
High-Pegel zu liefern. 
https://www.elektronik-kompendium.de/sites/dig/0710091.htm

von Theor (Gast)


Lesenswert?

Wolfgang B. schrieb:
> Hallo zusammen,
> nach einiger Zeit mal wieder eine Verständnis-Frage, die ich nicht mit
> Hilfe des Forums lösen konnte. Vermutlich kapiere ich es einfach nicht.
> [...]

Das hat zum einen damit zu tun, dass Ausgänge oft effektiver Strom 
aufnehmen als abgegeben. (Das ist z.B. auch der Grund, aus dem empfohlen 
wird, LEDs am AVR gegen VCC zu schalten, nicht gegen Masse).

Zum anderen damit, dass sich die logische Funktion in negativer Logik 
oft mit etwas weniger Aufwand realisieren lässt.

Siehe zu beiden Punkten: 
https://en.wikipedia.org/wiki/Logic_level#Active_state


Im übrigen stimmt Deine folgende Aussage, meiner Meinung nach nicht.

> Manche dieser Pins sind aber die meiste Zeit Low, ...

Das würde ja bedeuten, dass die Peripherie die meiste Zeit angesteuert 
wird. Ich würde eher umgekehrt schätzen, dass der Prozessor die weitaus 
überwiegende Zeit "innerlich" rechnet, anstatt mit der Peripherie 
herumzuspielen. :-) Es mag allerdings gewisse Extremfälle geben.

von Wolfgang B. (cammel)


Lesenswert?

Ah, die Kombination der Informationen lässt eine Lampe aufgehen. Ich 
denke das mal von Seiten der physikalischen Stromrichtung durch. Danke, 
das macht alles zusammen Sinn!

von Theor (Gast)


Lesenswert?

Wolfgang B. schrieb:
> Ah, die Kombination der Informationen lässt eine Lampe aufgehen. Ich
> denke das mal von Seiten der physikalischen Stromrichtung durch. Danke,
> das macht alles zusammen Sinn!

Gern geschehen. Schön, das Du Dich bedankst.

von Jürgen W. (Firma: MED-EL GmbH) (wissenwasserj)


Lesenswert?

1. In der klassischen TTL-Technik ist ein floatender Eingang idR auf 
High - man nimmt daher den "unkritischen" Zustand als High an.

2. Die Terminologie ist nicht egal: Ich kann z.B. einen Pin als "Enable" 
bezeichnen oder als "#Shdn" - wenn man die Termini aber sauber trennt, 
dann bedeutet Shutdown wirklich "Strom aus, alles aus, etc.", während 
ein Enable=Lo einfach bedeuten kann, daß das IC seine Ein- oder Ausgänge 
abschaltet, aber z.B. interne Oszillatoren weiterlaufen.

3. Wie teilweise oben schon angedeutet wurde: Ein MOSFET mit einem 
gewissen Ron (z.B. bei I2C) benötigt eine gewisse Chipfläche. Elektronen 
haben im Vgl. zu Löchern eine ca. 3x höhere Mobilität (1400 vs 450 
cm²/Vs). Ein nach Masse schaltender NMOS benötigt nur ca. 50% der 
Chipfläche eines PMOS - v.a. bei (wie schon geschrieben) einfachen ICs 
wie I2C-Transceivern mit z.B. <100R on-Widerstand am Ausgang sind die 
beiden Ausgangstransistoren deutlich größer als alles andere am Chip - 
d.h. diese Transistoren dominien die eff. Anzahl an Chips je Wafer.

: Bearbeitet durch User
von Wolfgang B. (cammel)


Lesenswert?

Ich verstehe, da sind auch ökonomische Aspekte, die man so auf den 
ersten Blick nicht sieht. Einsparung der Waferfläche ist natürlich bares 
Geld. Danke für die Ausführung!

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.