Wie viele von euch nutzen diese Signalfähnchen beim Schaltplan? Im Netz finde ich viele Pläne, wo einfach nur ein Stück Leiterbahn vom IC wegführt und mit dem entsprechenden Signal verknüpft ist. Hier z.B. http://docs.kicad-pcb.org/5.0.0/de/images/sch_with_buses.png http://kicad-pcb.org/img/screenshots/eeschema_component_options.png
Da hat man immer das schoene Suchspiel wer findet das andere Ende. Oder auch als graphisch angehauchte Netzliste bekannt.
warum ist es ein Suchspiel? Die Leitung ist ja beschriftet. Hast Du das Bild angesehen?
Diese lustigen Fähnchen können sehr praktisch sein. Man kann auch verschiedene Fähnchen für verschiedene Anlässe verwenden. Ich mach's so: - Ohne Fähnchen nur der Signalname, wenn das Signal ausschließlich auf dieser Seite existiert. - Off-Page-Connector für Signale, die aus mehreren Seiten verwendet werden mit Angabe der Seitenzahlen (früher in Eagle per ULP, jetzt geht's "von allein") - neuerdings Ports für hierarchische Schaltpläne (ebenfalls mit Seitenzahlen)
Die Fähnchen verlieren viel von ihrem Schrecken, wenn man sie sparsam einsetzt. Mit eigenen Bibliotheken kann man die Symbole von großen ICs aufspalten und die meisten Verbindungen direkt zeichnen. Noch besser geht's, wenn man die Symbole so gestaltet, wie es für die Schaltung am besten passt - siehe oben. Ein Grenzfall sind die beiden unteren Verbindungen FAULT_L und TPS_I, die hätte ich beinahe auch mit Fähnchen versehen.
:
Bearbeitet durch User
Thomas P. schrieb: > warum ist es ein Suchspiel? Die Leitung ist ja beschriftet. Es ist ein Suchspiel. Solange du auf einer Seite bleibst, kann man das noch akzeptieren, aber manche potenzieren das noch: Ich hatte mal einen Plan vorliegen, wo alle möglichen Signale über einen Bus an mehrere Blätter gingen. Ich sollte den Teil in mein Design übernehmen, ohne ASCII-Netzliste hätte das nie funktioniert. Horror! Der richtige Vorschlag kam von 'Bauform B.'. Wenn man Glück hat, darf man das Schaltplansymbol selber gestalten und dann wären die Pins der Leitungen FAULT_L und TPS_I jeweils auf der anderen Seite des ICs angebracht worden. Wenn du mal etwas Zeit hast (ein langer Thread): Beitrag "Hardware-Designtipps des Monats: Der Schaltplan" Da habe ich eine Variante zum Zeichnen lesbarer Stromlaufpläne mit eingebracht. Speziell der Vergleich von dem Bild in diesem Post: Beitrag "Re: Hardware-Designtipps des Monats: Der Schaltplan" zu meinem Vorschlag: Beitrag "Re: Hardware-Designtipps des Monats: Der Schaltplan" Hauptaspekt: Aufteilen von (größeren) ICs in Teilsymbole, ähnlich wie es CAE-Systemen bei z.B. 74xx00 von Haus aus auch gemacht wird, sinnvolle Anordnung der Pins in diesen Teilsymbolen, so dass die Teile mit weitgehend geraden Linien miteinander verbunden werden können.
Thomas P. schrieb: > Wie viele von euch nutzen diese Signalfähnchen beim Schaltplan? Du meinst die Schematics-Darstellung in Igel-Bauweise (hat nix mit Eagle zu tun), wo die Leute einen viereckigen Igel auf das Papier plazieren und auf allen Seiten irgendwelche Stoppeln wachsen lassen, wo der Netzname dransteht. Das machen die Amis und die Chinesen sehr gern. Ich finde dieses Benehmen GRÄSSLICH und abscheulich. Solche Darstellungen sind unleserlich und fehleranfällig. Allerdings sind die Benutzer einiger EDA-Programme von sowas sehr überzeugt. Ich vermute mal, daß gerade bei Kicad-Leuten sowas gehäuft auftritt, weil sie so ein seltsames Bauteile-System haben, wo man im Schematic nur irgendwelche Symbole benutzt, denen man dann zwischen Schematic und Layout manuell Footprints zuordnen muß. Bei sowas ist mir klar, daß diese Leute nur ein einziges Symbol haben, um damit ihren µC darzustellen. Wenn das nun ein 208 Pinner ist, dann ist der damit erzeugte Igel riesengroß. W.S.
HildeK schrieb: > Wenn man Glück hat, darf > man das Schaltplansymbol selber gestalten und dann wären die Pins der > Leitungen FAULT_L und TPS_I jeweils auf der anderen Seite des ICs > angebracht worden. Dann wären aber Aus- und Eingänge jeweils auf der falschen Seite. Das gibt auch wieder Mecker ;)
Thomas P. schrieb: > warum ist es ein Suchspiel? Die Leitung ist ja beschriftet. Weil die beiden (oder mehr) zusammengehörenden Leitungsenden sonstwo auf dem Plan sein können. Wenn du Pech hast, musst du alle Label deines Schaltplans durchlesen, um das Gegenstück zu einem zu finden. Die sequentielle Suche zählt nun mal zu den ineffektivsten Verfahren.
Die ganzen Labels und Fähnchen sollten sparsam benutzt werden: z.B. für die Betriebsspannungen, Masse und globale Signale wie RESET. Den Rest sollte man mit Leitungen vollständig zeichnen, zur Not müssen die Symbole so angepasst werden, dass es einigermaßen schick aussieht und nachvollziehbar ist. Solche Suchbilder führen neben zu wenig Ahnung für so komplizierte Schaltungen zu den meisten Fehlern. Richtig lustig wird es dann, wenn ein und das selbe Signal mit kryptischen Namen, neben ganz vielen ähnlich klingenden kryptischen Namen mehr Enden als zwei hat: Das fällt erstmal nicht auf. Solche Pläne sind für Dritte kaum nachzuvollziehen. Der Author solcher Pläne merkt es auch, wenn er seinen eigenen Plan einfach mal zwei Monate später in die Hände nehmen und dazu etwas erklären muss.
Bauform B. schrieb: > Dann wären aber Aus- und Eingänge jeweils auf der falschen Seite. Das > gibt auch wieder Mecker ;) Da wäre ich nicht ganz so kleinlich und es ist auch kein Problem, wenn ein kleines Pfeilchen am Pin die Signalrichtung anzeigen darf. Oder der Pin bzw. Netzname geeignet gewählt wird. Man sollte es einfach schnell erfassen können! https://www.mikrocontroller.net/attachment/343609/Clock.png Wenn schon "Connect by Name" unvermeidbar ist, dann möglichst nur innerhalb einer Seite und nur, wenn der Plan in PDF auch durchsuchbar ist oder parallel zum Plan auch eine ASCII-Netzliste vorhanden ist.
Hallo Thomas. Thomas P. schrieb: > Wie viele von euch nutzen diese Signalfähnchen beim Schaltplan? > Im Netz finde ich viele Pläne, wo einfach nur ein Stück Leiterbahn vom > IC wegführt und mit dem entsprechenden Signal verknüpft ist. Das handhabt jeder anders. Aber sparsam eingesetzt sind sie sehr sinnvoll. In KiCad ist das ganze ist im Zusammenhang mit hierarchischen Schaltplänen zu sehen. Wenn ich meine Schaltung geschickt in hierarchische Schaltpläne zerlege, werden diese so einfach, das es selten sinnvoll ist, innerhalb dieser Schaltpläne normale Label zu verwenden. Die Verbindung dieses Subschaltplanes mit seiner Umgebung geschieht dann allerdings mit hierarchischen Labeln und Pinen, sowie mit globalen Labeln. Die hierarchische Label tauchen als hierarchischer Pinn aussen an dem Block auf, der den hierarchischen Schaltplan repräsentiert. Wobei ich, zugegeben, die globale Label nicht mag, weil das System schnell unübersichtlich wird. Wenn Du zum Beispiel mehrere Massen führst, kannst Du die mit einem falsch benannten globalen Label zusammennageln, ohne das Du das merkst. Die Position von Labeln findet man mit <Ctr-F>, was die Frage nach dem Suchen beantwortet. Schaltpläne im PDF Format sind mit der Suchfunktion des PDF Betrachters durchsuchbar. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
:
Bearbeitet durch User
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.