Hallo zusammen,
angenommen ich habe eine Schaltung aus einem uC und mehreren 74er
Bausteinen, beispielsweise zwei uC-Pins die an einem 74* AND-Gatter
angeschlossen sind, dessen Ausgang dann mit einem weiteren uC-Pin an
einem 74* OR-Gatter hängt, und eventuell noch mehrere Bausteine
dahinter. (Ja, ja, ich weiß, dass das in der Form quatsch ist. Es ist
eine prinzipielle Frage.)
1 | uC -\
|
2 | 74*
|
3 | uC -/ \
|
4 | 74* --- Ausgang
|
5 | uc -----/
|
Ich will nun verhindern, dass beim Einschalten irgendwelche
undefinierten Zustände bei den Ausgängen auftreten. Wie macht man sowas?
Den letzten der Bausteine in der Kette durch einen Transistor/FET
verzögert einschalten?
Schöne Grüße,
grtu
Edit: Ganz vergessen, beim Einschalten werden alle uC-Pins so
geschaltet, dass der Ausgang der 74er-Kette Low ist. Ich will speziell
verhindern, dass beim Einschalten der Ausgang kurz High wird.