ich versuche gerade, mir auf eine SystemVerilog-Quelle einen Reim zu machen. Da taucht folgendes Konstrukt auf, aus dem ich nicht so recht schlau werde:
1 | a[ 'h6] = (| o[7:0]) ? b : c; |
Der Fragezeichen-Operator rechts ist klar, aber was bedeutet der '|'-Operator in der Klammer? (a ist ein zweidimensionales Array
1 | logic [NUM_BITS-1:0] a[15:0]; |
) Weiß das jemand aus der Hüfte? Danke.