Hallo Forum, ich benötige für meine Platine einen Stepdown-Wandler und habe mir den MAX5033BASA+ ausgesucht. Dieser wandelt von 48V (max. 76) auf 5V. https://datasheets.maximintegrated.com/en/ds/MAX5035.pdf Im Datenblatt des ICs gibt es Layout Empfehlungen. Desweiteren gibt es ein Beispiellayout für den MAX5035 (identisch, nur bis 1A statt 500mA). https://datasheets.maximintegrated.com/en/ds/MAX5035EVKIT.pdf Allerdings gibt es schon da geringe Unterschiede zwischen EV-Kit Layout und DaBla-Empfehlungen. Trotzdem habe ich versucht beides als Vorlage für mein Layout zu verwenden. Das Resultat im Anhang... Hätte jemand evtl. Lust, hier mal drüber zu schauen? Die Platine ist insgesamt 4-lagig (wegen dem Rest, der noch drauf kommt.) Im Bereich des Wandlers liegen die meisten Flächen und Traces auf dem Top-Layer. Nur eine Leiterbahn (On/Off/Shutdown) wird über den Bottom Layer geführt. Die obere Innenlage ist eine Massefläche... Vin kommt später von links und geht dann direkt an den C1+ Was meint ihr? Taugt das so? Vielen Dank für eure Unterstützung!!! Maddin
Angehängte Dateien:
-
Stepdown_Schaltplan.png
6,9 KB -
Stepdown_Layout.png
39 KB
:
Verschoben durch Moderator
Ohne die Schaltung im Detail kontrolliert zu haben: Ich würde parallel zu den Elkos am Eingang und Ausgang noch je eine 100nF Keramik-C spendieren.
Huhu, vielen Dank schonmal. BOM:
1 | C1 47uF EEVFK2A470Q PANASONIC-FK-H13 Panasonic Aluminum Electrolytic Capacitors, FK Series, Type: V |
2 | C2 100nF / 16V C-EUC0805 C0805 CAPACITOR, European symbol |
3 | C3 100nF C-EUC0805 C0805 CAPACITOR, European symbol |
4 | C4 33uF KEMET-T491D336K016AT EIA-7343-31 KEMET T491 Industrial Grade MnO2 Tantalum Capacitors |
5 | D1 STPS2H100A STPS2H100A SMA STMicroelectronics Schottky Power Rectifier |
6 | IC1 MAX5033BASA+ MAX5033BASA+ SOIC8 maxim 500mA, 76V, High-Efficiency, Step-Down DC-DC Converter |
7 | L1 220uH 10% SRR1260-221K SRR1260 Bourns SRR1260 Series - Shielded SMD Power Inductors |
8 | R1 1M R-EU_R0805 R0805 RESISTOR, European symbol |
9 | R2 384K R-EU_R0805 R0805 RESISTOR, European symbol |
LG, Maddin
Dietrich L. schrieb: > Ich würde parallel zu den Elkos am Eingang und Ausgang noch je eine > 100nF Keramik-C spendieren. Hi Dietrich, Danke für den Tip. Das kann sicher nicht schaden. Nicht im Layout zu sehen, da ich es eher dem zugehörigen "Platinenrest" zuordne, sitzt auch noch ein Panasonic Elko 1000uF / 6.3V. Im Schaltplan oben wäre das der C23... Die 100nF setze ich ein. :)
Martin schrieb: > Das Resultat im Anhang... > > Hätte jemand evtl. Lust, hier mal drüber zu schauen? Paßt beinahe: verbinden Ausgangs-GND auf Top mit Eingangs-GND als Fläche. Schiebe die dünne VCC-Leitung im Norden ein bischen weiter nach Norden und sorge dafür das die GND-Fläche auch dort zu dem GND-Pin vom Chip kommt. Dem Eingang am Chip so nahe wie möglich einen ausreichend dimensionierten Kerko (100n/100V) spendieren, der Elko ist für die Schaltfrequenz nicht sonderlich wirksam, das macht sich dann in den leitungsgebundenen Störungen lustig bemerkbar. Der Rest sind Kleinigkeiten, die sich im Handumdrehen lösen lassen: Der Switching-Node ist riesig, der wird Dir kapazitiv lustig in der Gegend herumsauen, schau das Du den kleiner bekommst, der Stromfluß ist recht eindeutig, daher braucht es da keine Fläche, ausreichend dimensionierte Leiterbahnen sind ok. . D4 so drehen das Kathode nach Norden zeigt, die GND-Schleife von C4 zu Anode D1 so kurz wie möglich und eben als Massefläche ausführen... Ansonsten: paßt schon, es wird schon funktionieren. PS: sei so gut und nimm Polymer-Elkos und keine Tantals bei C4. Tantals sind zwar ok aber immer noch tickende Zeitbomben und auch politisch nicht unbedingt die ideale Lösung. Wir haben seit Jahren keine Tantals mehr in Verwendung, eine kluge Verwendung von Kerkos (und dem Wissen um deren Spannungsabhängigkeit), Elkos, Polymerelkos und Ferriten haben Tantals unnötig gemacht....
Martin schrieb: > Das Resultat im Anhang... PS - der Schaltplan ist grauenhaft. Ist es so schwer mit dem verwendeten CAD Text sauber zu platzieren und unnötige Infos nicht im Schaltplan anzeigen zu lassen? Diese sinnbefreiten Ringerl an den Bauteilen, doppelte Pinbezeichnungen, Signalleitungen durch Text, zB. bei D1, sowas macht man nicht. Und schon gar nicht veröffentlicht man sowas. Punkt.
Hallo MiWi, vielen Dank für Deine wertvollen Tips. Ich werde das so umsetzen. Aber zwei Fragen hätte ich noch. > Der Switching-Node ist riesig... Meinst Du das auf das Gehäuse bezogen oder die 220uH? > sei so gut und nimm Polymer-Elkos Mit denen habe ich noch nie gearbeitet, finde aber auch nur zwei Varianten. Aluminium-Polymer und Tantal-Polymer Kondensatoren. Wenn Du schreibst, die Verwendung von Tantal sei politisch nicht korrekt, meinst Du vermutlich die Alu Kondensatoren, oder? > PS - der Schaltplan ist grauenhaft. Sorry... Ich bin mit Eagle noch nicht so vertraut und weiß weder, wie ich die nervigen Kreise wegkriege noch wie man die Beschriftung in eine Leserichtung drehen kann. :/ Finde ich sicher noch raus. 1000 Dank!
Ausgangselko: Hier empfehle ich entweder 3* MLCC 10uF mit mindestens 16V (DC-Bias-Problem) und natürlich X7R oder X5R oder besser einen Polymer-Elko, weil ja die Bauhöhe hier gar keine Rolle spielt. Panasonic 16SVPC39MV (39u/16V, 25mR, 2500mA, D5H6). Bei ILpp 250mA kann einen Ripple unter 10mVpp erwarten. PCB-Design: Na gut, die reinen IC-Verluste dürften 250mW nicht übersteigen, aber auch hier muss man bedenken, dass die Abgabe an die Umgebungsluft den Chip um mindestens 170/4= 43°C erhöht. Chiptemperatur bei 40°C Umgebung +43 sind 83°C. Ist noch kein Problem, aber wenn man mit einfachen Mitteln besser kühlen könnte, dann sollte man es tun. Haupterzeuger ist der Mosfet Schalttransistor und dessen Wärme wird am Besten über seinen Drain abgeführt, beim Switcher also VIN Pin 7. Jeder Quadratmillimeter an Kupfer an diesem Pin ist ein Vorteil !! Im vorliegenden PCB-Design gibt es zwar eine dickliche Leiterbahn zum C1, wird aber von diesem weitgehend abgedeckt. Eine Konvektion kaum möglich. Vielmehr müsste man ein bisschen Fläche auf der "anderen" PCB-Seite spendieren. Und tatsächlich wird es auch gemacht im MAXIM EV Kit Design. Wenn man genau hinschaut: Pin 7 geht üner 2 Vias auf die Unterseite und hier eine breitere Leiterbahn zum C1, eben völlig frei liegend, gut für Konvektion oder ggfs sogar Montage auf ein Blech etc.
Hallo Willi, oh mann - ich wünschte, ich hätte euer Verständnis von/für diese Converter Schaltungen. Vielen Dank erstmal. OK, also den C4 am Ausgang werde ich gegen einen Alu-Polymer C tauschen. Die Sache mit der Temperatur wollte ich am Prototyp mal ausprobieren. Aber wenn Du von einer zu erwartenden Erwärmung von +43 sprichst, dann könnte das in meinem Fall schon zum Problem werden. Die Platine soll nämlich vergossen werden. OK - das muss ich mal messen, wenn die Platine fertig ist. Vorab als Maßnahme wäre es natürlich schon möglich, den Bottom Layer mit etwas Kupfer zu versehen und mittels Vias mit dem Polygon auf dem Top Layer zu vernähen. Da hätte ich ca. 20x20mm frei. Der stromführende Pfad auf dem Top Layer würde ja sinnvollerweise bleiben, oder? Das hieße, die zusätzliche Fläche hat nur die Aufgabe der Wärmeabführung. Hab ich das richtig verstanden? Und dann hätte ich auch noch eine Frage. Der oben gezeigte Teil der Platine hat derzeit seine eigene Massefläche. L1 = Top L2 = GND L3 = leer (im Bereich des Wandlers) L4 = Bot Aber das Ganze kommt ja auf eine Platine mit dem Rest der Elektronik. Wie sollte man die Spannungsversorgung hier eigentlich routen? Behält der DC Wandler seine eigene "exklusive" Massefläche und die VCC/GND Verbindung zum Rest wird vom Ausgangs-C mit Leiterbahnen hergestellt? Oder wird die Massefläche unter dem Wandler durchgehend mit der restlichen Massefläche der Gesamtplatine vereint und nur VCC wird über den Ausgangs-C geführt? Vielen Dank für eure Hilfe. Ich habe das noch nie gemacht :) LG, Maddin
Hi Martin, besondere Gedanken über GND kannst du dir in diesem Niedrigstrombereich sparen und du hast ja ohnehin eine ganze Fläche gemacht für GND. Eine Beachtung gibt es nur im engsten Bereich des Schaltregler-IC: Dessen Masse sollte einen direkten bzw möglichst kurzen Weg zum Ausgangselko haben. Der GND Punkt vom Elko ist der Bezugspunkt für Regler, Lasten und Messungen. Ein Layer ganz leer verbietet sich schon alleine rein mechanisch. Um die mechanischen Spannungen minimal zu halten, sollten die Kupferflächenanteile der Layer möglichst symmetrisch sein. Worst case gibt es sonst im Laufe der Zeit Haarrisse und Ablösungen von Pads. Das Vergießen kann sogar förderlich sein in puncto Wärmeabführung. Falls möglich und nicht zu teuer, wähle eine Vergußmasse mit guter Wärmeleitung. Siehe übrigens die vergossenen DCDC-Module, durch die große Oberfläche der Aussenhaut ist die Wärmeableitung sogar besser als bei offener Technik.
Angehängte Dateien:
-
IMG_4942.PNG
280 KB
Mein Taschenrechner hat sich beschwert über die ständigen Tippfehler und Irrtümer, drum eine Spielerei mit ein paar Zeilen html: http://ws55.de/T/BUCK.html
Dreh mal die Kombination aus L1 und C4 90° im Uhrzeigersinn. Das rückt den Masseanschluss vom Ausgangskondensator viel näher an den Eingangskondensator. Dann schau dir mal an, was man unter thermal traps im Zusammenhang mit tombstoning versteht. Wenn deine Platine maschinell gelötet wird, sehe ich da mögliche Probleme bei C2. Kannst du C1 durch 2x 10 µF / 100 V Keramikkondensatoren ersetzen? Das würde dein Layout EMV-technisch noch etwas begünstigen. Kostet ggf. aber mehr.
Kevin K schrieb: > Dreh mal die Kombination aus L1 und C4 90° im Uhrzeigersinn. Das rückt > den Masseanschluss vom Ausgangskondensator viel näher an den > Eingangskondensator. Dies würde ich ebenfalls als wichtigste Verbesserung vorschlagen. Und die Feedback Leitung nicht am Spulenpad sondern am Ausgangs C abgreifen. Gruß Volker
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.