Gast
#5775390
Moin Moin, ich bin gerade dabei meine Masterarbeit durchzuführen und stehe momentan ein wenig auf dem Schlauch. Das Projekt beinhaltet die Realisation und Verifizierung von mehreren Regelverfahren auf einem FPGA. Das Gerät welches geregelt werden soll, ist ein bidirektionaler DCDC-Wandler. Als Hardware steht mir das ARTY-S7 Eva-Board von Digilent zur Verfügung mit einem Spartan XC750S. Um später die Regelung aufbauen zu können, bin ich gerade dabei einen ADC zu implementieren. Meine Idee ist es, den XADC-IP Core zu verwenden und die Daten im FPGA weiterzuverarbeiten. Kommen wir zu den eigentlichen Fragen: Ich kann in der Simulation in Vivado ja ein "Analog Stimulus File" angeben und dem ADC so die analog Werte vorgaukeln. Das mit der Instanzierung als Komponenten funktioniert soweit auch, nur dass die Analog-Eingänge auf Low-Pegel bleiben. Kann man irgendwie die theoretisch anglegeten Spannung auslesen (über die Register), oder habe ich das Grundprinzip des "Analog Stimulus File" nicht verstanden? Oder benötigeich für den XADC zwingend einen Prozessor, wie den Micorblaze, um den Umsetzer auslesen zu können? Ich hoffe ihr könnt mir irgendwie weiterhelfen. Die Beispiele, die ich bisher gefunden habe, haben mich nur halb weitergebracht, vorallem, weil die meisten in Verilog geschrieben sind, ich jedoch VHDL nutze.