Hallo Forum! Gibt es eine Möglichkeit im Vivado bestimmte Netze im Blockdesign auszublenden? Konkret geht es mir um den Takt und das /Reset-Signal. Das würde die Übersichtlichkeit massiv erhöhen, zumal ich noch nicht mal wirklich viele Komponenten eingebunden habe... Duke
Es gibt einen Button im Block Design Viewer, du musst oben mal die Buttons probieren.
Hi, a) du kannst per Button zwischen "Interface-only" und alle umschalten (ist auch nicht immer schön) b) du kannst Netzte auch einfärben, dann fallen sie evtl. weniger auf (oder weißer Adler auf weißem Grund) grüße
Ingenieur schrieb: > Kann das Designtool gfs grafische Records? Jein. Für das AXI-Gedöns wird das gemacht (grafisch). Aber CLK und RESET gehören m.E. nicht in ein Record. > Damit kann in VHDL eine > Signalstrukur gebündelt werden. Ja, kenne ich und nutze ich intensiv. Nur Xilinx kennt das noch nicht. Da sieht dann ein Interface so aus:
1 | PORT ( |
2 | leds : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); |
3 | s00_axi_awaddr : IN STD_LOGIC_VECTOR(3 DOWNTO 0); |
4 | s00_axi_awprot : IN STD_LOGIC_VECTOR(2 DOWNTO 0); |
5 | s00_axi_awvalid : IN STD_LOGIC; |
6 | s00_axi_awready : OUT STD_LOGIC; |
7 | s00_axi_wdata : IN STD_LOGIC_VECTOR(31 DOWNTO 0); |
8 | s00_axi_wstrb : IN STD_LOGIC_VECTOR(3 DOWNTO 0); |
9 | s00_axi_wvalid : IN STD_LOGIC; |
10 | s00_axi_wready : OUT STD_LOGIC; |
11 | s00_axi_bresp : OUT STD_LOGIC_VECTOR(1 DOWNTO 0); |
12 | s00_axi_bvalid : OUT STD_LOGIC; |
13 | s00_axi_bready : IN STD_LOGIC; |
14 | s00_axi_araddr : IN STD_LOGIC_VECTOR(3 DOWNTO 0); |
15 | s00_axi_arprot : IN STD_LOGIC_VECTOR(2 DOWNTO 0); |
16 | s00_axi_arvalid : IN STD_LOGIC; |
17 | s00_axi_arready : OUT STD_LOGIC; |
18 | s00_axi_rdata : OUT STD_LOGIC_VECTOR(31 DOWNTO 0); |
19 | s00_axi_rresp : OUT STD_LOGIC_VECTOR(1 DOWNTO 0); |
20 | s00_axi_rvalid : OUT STD_LOGIC; |
21 | s00_axi_rready : IN STD_LOGIC; |
22 | s00_axi_aclk : IN STD_LOGIC; |
23 | s00_axi_aresetn : IN STD_LOGIC |
24 | );
|
Dabei könnte es so aussehen:
1 | PORT ( |
2 | leds : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); |
3 | s00_axi_in : IN axi_lite_in_type; |
4 | s00_axi_out : OUT axi_lite_out_type; |
5 | s00_axi_aclk : IN STD_LOGIC; |
6 | s00_axi_aresetn : IN STD_LOGIC |
7 | );
|
Immerhin verwendet Xilinx in den Templates jetzt die numeric_std... daniel__m schrieb: > a) du kannst per Button zwischen "Interface-only" und alle umschalten > (ist auch nicht immer schön) Ja, das bringt tatsächlich was (auch wenn da Layout wieder neu gewürfelt wird). Danke! > b) du kannst Netzte auch einfärben, dann fallen sie evtl. weniger auf > (oder weißer Adler auf weißem Grund) Dummerweise haben die Weiß vergessen :-/ User schrieb: > Es gibt einen Button im Block Design Viewer, du musst oben mal die > Buttons probieren. Danke. Ich finde zu ordentlichem UI-Design gehört, das alle Funktionen auch im Menü verfügbar sind. Es ist schlechter Stil Funktionen nur auf Schaltflächen oder im Kontextmenü zu verstecken. Bei Vivado kommt noch hinzu, das de factor jeses Unterfenster seine eigene Buttonleiste mitbringt :-( Duke
Duke Scarring schrieb: > Dummerweise haben die Weiß vergessen :-/ Sorry, hatte ich nicht geprüft. Ich wusste nur dass es Farben gibt, aber nicht mehr welche :(
Duke Scarring schrieb: > Für das AXI-Gedöns wird das gemacht (grafisch). Aber CLK und RESET > gehören m.E. nicht in ein Record. Du kannst auch beliebige eigene "Interfaces" definieren (wie AXI), ob es sinnvoll oder praktisch ist, Clock/Reset zu einem Interface zu machen, habe ich nicht ausprobiert.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.