Hi Leute, ich würde gerne einen diskreten Class-D aufbauen (H-Brücken Konfiguration). Ich habe dazu ein relativ spannendes AppNote von Intersil gefunden. https://www.renesas.com/eu/en/www/doc/application-note/an9525.pdf Hier ist auch erklärt wie die Stabilität innerhalb der Regelschleife gewährleistet wird. Ich wollte mir die Regelschleife jetzt einmal open-loop als AC simulieren in LTSpice um den 0dB Punkt und die Phasenlage zu sehen. (Ich will ja etwas lernen statt einen fertigen IC zu benutzen). Ich habe den Diff-Amp aufgebaut und hänge zwischen die Eingänge die AC Source. Den Audioeingang habe ich über einen C auf GND gelegt. Die PWM / Brückenschaltung habe ich mit einem konstanten Gain-Glied mit a=12 und einer Zeitverzögerung modelliert (erst einmal 1µs). Nun zum Spannenden: Ich bekomme in der AC Simulation zwar einen relativ ähnlichen Wert der Phase. Im App-Note wurde geschrieben, dass die Schaltung bei ca. 150 kHz den 0dB Punkt hat mit ca. 30° Phasenreserve. Meine Spice-Simulation hat -150° phase (also 30° Reserve bei ca. 185 kHz). Also glaube ich, passt das in etwa schon. Allerdings habe ich bei mir als open-loop gain -51dB und ich denke das kann definitiv nicht passen. Daher meine Bitte: Würdet ihr mal schauen ob ich die Schaltung aus der App-Note (zumindest die für die Regelschleife relevanten Teile) korrekt in das AC Modell gebracht habe? Wäre sehr dankbar.
Danke dir. Hatte ich am Ende dann auch schon bemerkt dass das verdreht war. Kommt zwar immer noch nicht so viel sinnvolles raus, aber ich glaube ich baue die Schaltung einfach mal auf und schaue was passiert. LG & Danke
Stefen schrieb: > Kommt > zwar immer noch nicht so viel sinnvolles raus Was für ein Arbeitspunkt stellt sich denn für deinen U2 ein? Da der Integrator nicht in der Regelschleife sitzt (Open Loop Simu), läuft sein Ausgang vielleicht ans Limit und die AC-Analyse findet bei einem völlig gesättigten Arbeitspunkt herum statt.
Angehängte Dateien:
-
loop_ac.GIF
200 KB -
loop_ac_diffamp.GIF
180 KB
Hallo, ich dachte, ich sollte so fair sein mal feedback zu geben. Man findet ja doch sehr sehr wenig im Internet darüber allgemein. Ich denke ich habe die AC Simulation falsch gemacht. Ich habe in den untiefen des Netz die Empfehlung gefunden, dass man zur AC Simulation den Loop geschlossen halten sollte im Schaltbild und stattdessen an der Rückkoppelstelle die AC Quelle reinbaut. Der Open-Loop Gain und die Phase ergibt sich dann aus der Division zwischen den zwei Punkten vor- und nach der AC Quelle. Als delay habe ich jetzt 5 us mal genommen (worst-case delay bei 200 kHz PWm frequenz je nach duty-cycle) Mit dem 0dB Punkt bin ich nach bisschen probieren auf ca. doppelte Audiofrequenz rausgekommen (45 kHz) und habe da jetzt 25° Phase Margin. Ich werde jetzt mal ne PCB designen und das ganze aufbauen - mal sehen. Das ganze kann man in den Dateien loop_ac.gif und Draft2.asc sehen. Die Stabilität von dem Diff-Amp musste ich auch nochmal prüfen da er in der Transienten-Simulation geschwungen hat. Habe da jetzt auch nochmal ein 10 pf zur Kompensation drinnen. Siehe die anderen zwei Dateien. Da bin ich jetzt bei 7.2 MHz mit ca 50° phase margin. Den DC Bias den ich hatte (will ja alles mit nur single-supply aufbauen) habe ich in den AC Simulationen mal außen vor gelassen und so simuliert als ob ich symmetrische Supply hätte. Sollte auf das AC Verhalten hoffentlich keine Auswirkung haben. Hoffe das hilft irgendwann mal jemanden. Bye
Falls Du das mit dem HIP4080 aufbauen willst - das habe ich in den 90er-Jahren schon mal ausgiebig getestet und kann von dem chip nur abraten. Zum einen erzeugt die interne Ladungspumpe hörbare Interferenzen - nicht sehr viel, aber doch hörbar, zum anderen sind mir die Endtransistoren immer wieder mal ohne erkennbaren Grund abgeraucht - das Ganze war nie wirklich robust. Klar, es gab ja auch keinerlei Schutzfunktionen, wie man sie bei den heutigen 1-chip-Lösungen kennt. Für Lösungen mit externen MOSFETs sind die chips von IR/Infineon zu empfehlen.
:
Bearbeitet durch User
Den HIP4080 will ich nicht verwenden. Ich bin mir ehrlich gesagt noch nicht ganz sicher. Beruflich hatte ich mal mit einem automotive B6 BLDC Mosfet Treiber zu tun. Der hatte ein SPI Interface und man konnte darüber Gate-Ströme, Deadtimes oder z.B. V_DS Monitoring konfigurieren (letzteres würde mir dann die Schaltung mit dem Shunt ersparen). Leider ist der Treiber für die Class-D Audio Applikation zu lahm. Aktuell habe ich jetzt den UCC21220 von TI im Blick. Ist anscheinend relativ neu, macht automatisch die deadtime und kann viel Strom. Dann könnte ich niederohmige Mosfets nehmen mit einem höheren Qg und komme ohne Kühlkörper aus. Und er kann auch viel Spannung. Da bin ich für später mal frei, wenn das Konstrukt mal stabil läuft, auch mal 48V oder noch mehr als Supply zu nutzen. Was mir aktuell auch noch Kopfzerbrechen macht: Der Gain der PWM-Stage ist ja abhängig von der Spannung des Sägezahns sowie der Supply-Spannung der Brücke. Das heißt als - kommt ein starker Bassschlag -> Supply Spannung bricht ein -> Gain bricht ein (weil Sägezahn-Spannung bleibt ja gleich) -> 0dB Punkt und Phase Margin verschieben sich beliebig je nach Signal. Bin am überlegen ob ich noch etwas drumherum baue mit einem Spannungs-Sense von den Brücken der die Amplitude des Sägezahns modelliert um den gain immer konstant zu halten. Hat da jemand Erfahrungen?
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.