Hallo, angenommen ich habe auf einer vier-lagigen Platine Bereiche mit 3.3V und 5V und viele schnellen (~100MHz) Signale zwischen diesen Bereichen. Ich frage mich, ob es sinnvoller ist nur die Lage mit der Versorgungsspannung aufzuteilen, oder ob man die Massefläche ebenso aufteilen sollte. Hier gehts mir eher um das allgemeine Verständnis, deshalb gibts leider keinen konkretes Layout. Ich habe mal eine skizze angehängt, wie ich das meine. Ich bekomme 5V aus einem Netzteil, die dann von einem LDO auf 3.3V geregelt werden. In dem 5V-Bereich sind Bauteile, die Ströme im Bereich von 0.5A benötigen, wobei im 3.3V-Bereich Logikbausteine wie uCs sind. Zwischen diesen gibt es eine Menge an einigermaßen schnellen Signalen mit 100MHz Bandbreite. Ich sehe zwei Alternativen, jede mit ihren eigenen Vor- und Nachteilen: A) Wenn ich die Massefläche genau wie die Versorgungsspannungen aufteile, und an einem Punkt zusammenführe, verläuft der rückfließende Strom nicht (wie in der Skizze mit dem blauen Pfeil gezeigt) unter den Logikbausteinen hindurch, ebenfalls fließen hin- und rückfließende Ströme nicht in einer Schleife. Der Nachteil ist, dass die Signale über eine Unterbrechung der Massefläche fließen, was ein Problem für die Signalqualität sein könnte. Dafür, vermute ich, könnte man unter den Signalen Kondensatoren zwischen den Masseflächen einbauen. B) Wenn ich eine gemeinsamme Massefläche nehme, habe ich keine Probleme mehr mit den Signalen, aber der Rückfließende Strom der 5V-Bausteine fließt eventuell direkt unter den Logikbausteinen hindurch. Kann man pauschal sagen, dass eine der Varianten schlechter als die andere ist, oder "kommt es darauf an"? Wie würdet ihr das machen?
Ich habe die Massefläche in solchen Fällen nie getrennt.
Bürovorsteher schrieb: > Ich habe die Massefläche in solchen Fällen nie getrennt. Gut zu hören, dazu tendiere ich nämlich auch. Das würde es auf jeden Fall einfach machen.
Kannst du nicht komplett auf Bausteine mit 3,3V Logikpegel setzen? Du brauchst ja ansonsten noch Pegelwandler und wenn die Signale dann noch mit 100MHz Takt laufen, dann wird es schon schwierig, dass nötige Timing einzuhalten. Ansonsten würde ich bei einem 4-lagigen Aufbau die 'schnellen" Signale möglichst nur auf Lage 1 routen, nur eine Masse verwenden, die die komplette zweite Lage einnimmt. Auf Lage 3 dann großflächig 3,3V und 5V so wie in deiner Skizze. Auf Lage 4 kannst du langsame Signale routen, an den Stellen, wo Signale einen Plane Split passieren kannst du einen 100nF Kondensator zwischen 3,3V und 5V packen. Besser wäre ein 6-Lagen Aufbau, die Frage ist aber, wie komplex deine Schaltung ist und ob es wirklich nötig ist.
G. schrieb: > 5V und viele schnellen (~100MHz) Signale zwischen diesen Bereichen. Ich > frage mich, ob es sinnvoller ist nur die Lage mit der > Versorgungsspannung aufzuteilen, Jain. > oder ob man die Massefläche ebenso > aufteilen sollte. NEIN! Das ist zu 99% falsch! > Ich habe mal eine skizze angehängt, wie ich das meine. Ich bekomme 5V > aus einem Netzteil, die dann von einem LDO auf 3.3V geregelt werden. In > dem 5V-Bereich sind Bauteile, die Ströme im Bereich von 0.5A benötigen, > wobei im 3.3V-Bereich Logikbausteine wie uCs sind. Zwischen diesen gibt > es eine Menge an einigermaßen schnellen Signalen mit 100MHz Bandbreite. 100 MHz bandbreite oder 100 MHz Digitaltakt bzw. 100 MBit/s/Leitung? Das sind verchiedene Paar Schuhe. > A) Wenn ich die Massefläche genau wie die Versorgungsspannungen > aufteile, und an einem Punkt zusammenführe, verläuft der rückfließende > Strom nicht (wie in der Skizze mit dem blauen Pfeil gezeigt) unter den > Logikbausteinen hindurch, ebenfalls fließen hin- und rückfließende > Ströme nicht in einer Schleife. Der Nachteil ist, dass die Signale über > eine Unterbrechung der Massefläche fließen, MÖÖÖP! Sowas will man GANZ SICHER NICHT! > was ein Problem für die > Signalqualität sein könnte. IST! Und die Ursache vieler EMV-Probleme. > Dafür, vermute ich, könnte man unter den > Signalen Kondensatoren zwischen den Masseflächen einbauen. Nein. > B) Wenn ich eine gemeinsamme Massefläche nehme, habe ich keine Probleme > mehr mit den Signalen, aber der Rückfließende Strom der 5V-Bausteine > fließt eventuell direkt unter den Logikbausteinen hindurch. Nö. Der HF-Strom fließt im Wesentlichen nur unter den HF-Leitungen zurück, denn das ist der Pfad der geringsten Impedanz. > Kann man pauschal sagen, dass eine der Varianten schlechter als die > andere ist, Ja. In 99% aller Fälle ist eine durchgehende Masselage deutlich besser, auch bei der Mischung von Analog- und Digitalschalungen. Man muss sinnvollwerweise nur die Bereiche räumlich trennen und logischerweise keine Digitalsignale durch den Analogbereich legen. Schlitze in Masseflächen sind auch eine ganz schlechte Idee.
Falk B. schrieb: > In 99% aller Fälle ist eine durchgehende Masselage deutlich besser, Welche Fälle machen das restliche Prozent aus?
G. schrieb: > Kann man pauschal sagen, dass eine der Varianten schlechter als die > andere ist, Eine Unterbrechung der Massefläche ist immer schlecht. Der (hochfrequente) Strom fliesst auch auf der Massefläche aber dort zurück, wo er auf der Oberseite hin fliesst. Nur niederfrequenter Strom verteilt sich. Insgesamt sollte man immer drauf achten, dass der Strom von sich aus den richtigen Weg nimmt (weil es der kürzeste ist UND dem auf der Vorderseite entspricht) und daß der Strom nicht dort langläuft, wo er sich den Pfad mit einer anderen Stromzuführung teilt, weil dann Spannungsabfall zu Einkopplungen führt, die bei Verstärkung sogar zum Schwingen führen können. 5V Anschluss und LDO 10cm nach links und alles ist gut.
G. schrieb: > dass die Signale über > eine Unterbrechung der Massefläche fließen, was ein Problem für die > Signalqualität sein könnte Das ist kein Problem, sondern eine Katastrophe. G. schrieb: > verläuft der rückfließende > Strom nicht (wie in der Skizze mit dem blauen Pfeil gezeigt) unter den > Logikbausteinen hindurch, ebenfalls fließen hin- und rückfließende > Ströme nicht in einer Schleife Der Strom fliesst immer in einer Schleife, aber in diesem Fall in einer viel zu grossen, weil er über den Verbindungspunkt der Massen fliessen muss. Das ist EMV-mässig eine absolute Todsünde. Hin- und Rückstrom sollen unmittelbar beieinander fliessen, dazu muss man ihnen die Möglichkeit geben. Das gilt für alle Signale, die von 3,3 nach 5V wechseln oder umgekehrt, andere sind problemlos, wenn man nicht unnötig dumme Fehler einbaut, wie z.B. solche Signale unnötigerweise über die falsche Masse zu routen. Georg
Uhu U. schrieb: > Falk B. schrieb: >> In 99% aller Fälle ist eine durchgehende Masselage deutlich besser, > > Welche Fälle machen das restliche Prozent aus? Ich könnte mir z.B. vorstellen, dass eine getrennte Massefläche dann sinnvoll ist, wenn auf einem Teil der Platine bspw. Lasten geschaltet werden. Zum Beispiel mehrere N-Mosfets, über die dann mehrere Ampere fließen. Bei einer durchgehenden Massefläche müsste sich der Strom dann ggf. an diversen Logik-Bauteilen vorbeischlängeln. Bei einer getrennten Massefläche hätte man relativ einfach die Möglichkeit, den Strompfad vorzugeben. mal so dahingedacht...:)
Soya schrieb: > Uhu U. schrieb: >> Falk B. schrieb: >>> In 99% aller Fälle ist eine durchgehende Masselage deutlich besser, >> >> Welche Fälle machen das restliche Prozent aus? > > Ich könnte mir z.B. vorstellen, dass eine getrennte Massefläche dann > sinnvoll ist, wenn auf einem Teil der Platine bspw. Lasten geschaltet > werden. Zum Beispiel mehrere N-Mosfets, über die dann mehrere Ampere > fließen. Ja, wenn man richtige Hochstromanwendungen bzw. sehr schnell geschaltete, hohe Ströme hat, wie in Schaltreglern etc. > Bei einer durchgehenden Massefläche müsste sich der Strom dann ggf. an > diversen Logik-Bauteilen vorbeischlängeln. Bei einer getrennten > Massefläche hätte man relativ einfach die Möglichkeit, den Strompfad > vorzugeben. Das ist einer der vielen Irrtümer. Der Strom fließt oft nicht so, wie man es naiv vorgeben will, sondern immer entlang der geringsten Impedanz. Darum funktionieren viele kunstvoll zerschnittenen Masseflächen auch nicht.
Falk B. schrieb: > sondern immer entlang der geringsten Impedanz. Woraus ergibt sich denn die lokale Impedanz in der Massefläche? Wie berechnet sich das?
Falk B. schrieb: > Ja. In 99% aller Fälle ist eine durchgehende Masselage deutlich besser, > auch bei der Mischung von Analog- und Digitalschalungen. Man muss > sinnvollwerweise nur die Bereiche räumlich trennen und logischerweise > keine Digitalsignale durch den Analogbereich legen. Du meinst also, dass man analoge und digitale Masse ebenfalls nicht voneinander trennen sollte? Ich habe beispielsweise direkt unter einem FPGA einen Bereich mit gefilterter Versorgungsspannung, und hatte die Masse deckungsgleich geteilt. Sollte ich das besser nicht machen?
G. schrieb: > Falk B. schrieb: >> Ja. In 99% aller Fälle ist eine durchgehende Masselage deutlich besser, >> auch bei der Mischung von Analog- und Digitalschalungen. Man muss >> sinnvollwerweise nur die Bereiche räumlich trennen und logischerweise >> keine Digitalsignale durch den Analogbereich legen. > > Du meinst also, dass man analoge und digitale Masse ebenfalls nicht > voneinander trennen sollte? Ja. > Ich habe beispielsweise direkt unter einem > FPGA einen Bereich mit gefilterter Versorgungsspannung, und hatte die > Masse deckungsgleich geteilt. Sollte ich das besser nicht machen? Nein.
Uhu U. schrieb: > Falk B. schrieb: >> sondern immer entlang der geringsten Impedanz. > > Woraus ergibt sich denn die lokale Impedanz in der Massefläche? Wie > berechnet sich das? Es gibt praktisch keine isolierte Impedanz der Massefläche, sondern immer nur das Zusammenspiel von Hin- und Rückleitung. Diese Impedanz wird, vereinfacht gesprochen, minimal, wenn die Schleifenfläche zwischen beiden Leitern minimal wird. Bestehen Hin- und Rückleiter aus dünnen Leitungen mit dem Abstand X, ist die Impedanz fest vorgegeben. Wird nun der Rückleiter durch eine Massefläche ersetzt, kann man sich die gedanklich als Parallelschaltung vieler Rückleiter vorstellen. Der Strom wird aber mit steigender Frequenz immer mehr nur im Rückleiter mit dem kleinsten Abstand fließen. Das ist ein ähnliches Verhalten wie der Skineffekt.
Falk B. schrieb: > G. schrieb: >> 5V und viele schnellen (~100MHz) Signale zwischen diesen Bereichen. Ich >> frage mich, ob es sinnvoller ist nur die Lage mit der >> Versorgungsspannung aufzuteilen, > > Jain. > >> oder ob man die Massefläche ebenso >> aufteilen sollte. > > NEIN! Das ist zu 99% falsch! > > Ja. In 99% aller Fälle ist eine durchgehende Masselage deutlich besser, > auch bei der Mischung von Analog- und Digitalschalungen. Man muss > sinnvollwerweise nur die Bereiche räumlich trennen und logischerweise > keine Digitalsignale durch den Analogbereich legen. > > Schlitze in Masseflächen sind auch eine ganz schlechte Idee. Häh und wieso wird bei gängigen Schaltung mit einem ADC immer zwei getrennte Masseflächen (Eine für den analogen Teil und eine für den digitalen Teil) empfohlen, die dann an einem Punkte am µC verbunden wird? Wo ist jetzt da der Unterschied?
Teddy schrieb: >> Schlitze in Masseflächen sind auch eine ganz schlechte Idee. > > Häh und wieso wird bei gängigen Schaltung mit einem ADC immer zwei > getrennte Masseflächen (Eine für den analogen Teil und eine für den > digitalen Teil) empfohlen, die dann an einem Punkte am µC verbunden > wird? Nun ja, erstens ist dieser Ansatz teilweise überholt und zweiten ist dieser Schlitz kein richtiger Schlitz sondern eher eine Verengung ;-) > Wo ist jetzt da der Unterschied? Der Unterschied ist, daß über den Schlitz keine Signalleitungen verlaufen, sondern sich alle Leitungen zentral am ADC treffen. Damit ist der Schlitz aber eher hinfällig. Man kann ihn auch weglassen und die Massefläche durchziehen. Siehe Anhang.
Teddy schrieb: > Häh und wieso wird bei gängigen Schaltung mit einem ADC immer zwei > getrennte Masseflächen (Eine für den analogen Teil und eine für den > digitalen Teil) empfohlen, die dann an einem Punkte am µC verbunden > wird? Es wird ja nicht immer so gemacht, ganz im Gegenteil. Bzw. machen es viele so, gut oder gar notwendig ist das aber kaum bis nie. Im Gegenteil, solche Massekunstwerke sind eine tolle Möglichkeit, sich die seltsamsten Probleme in die Schaltung zu holen. Falk hat da m.E. schon recht.
Teddy schrieb: > Häh und wieso wird bei gängigen Schaltung mit einem ADC immer zwei > getrennte Masseflächen (Eine für den analogen Teil und eine für den > digitalen Teil) empfohlen, die dann an einem Punkte am µC verbunden > wird? Viele Entwickler sollten sich lieber mal öfter die Frage stellen "Warum brauche ich sowas" anstatt der Feststellung "Alle anderen machen das so". Dann würde es sicherlich mehr gute Layouter geben.
Das hier ist interessante Literatur dazu. https://www.google.com/url?sa=t&source=web&rct=j&url=https://www.analog.com/media/en/training-seminars/tutorials/MT-031.pdf&ved=2ahUKEwiXh5zVg9_hAhULy6YKHT3lAO0QFjAAegQIAxAB&usg=AOvVaw2WoKmCkFphKcesl--Drkog Man muss sich einfach immer überlegen, was die Ströme machen und wo sie durch fliessen. So kann es denn in bestimmten Situationen sogar sinnvoll sein, DGND mit der analogen Ground Plane zu verbinden.
> Damit ist > der Schlitz aber eher hinfällig. Man kann ihn auch weglassen und die > Massefläche durchziehen. Bei dieser Thematik wurde in den AppNotes der ADC/DAC-Herstellern immer großzügig über die Frage hinweggegangen, wo die Einspeisepunkte für AGND und DGND liegen sollten, bzw wie AGND und DGND erzeugt werden. Eine einzige Stromversorgung mit zwei getrennten GND-Strippen oder gar zwei galvanisch getrennte Stromversorgungen, deren GND-Leitungen sich wirklich erst unter den ADC treffen. Der ganze Pippifax geht spätestens dann in die Hosen, wenn die BNC-Eingangsbuchse mit dem Blechgehäuse verschraubt werden muss. Stichwort PE. Da sind für mich immer diverse Rätsel offen geblieben.
Bürovorsteher schrieb: > Bei dieser Thematik wurde in den AppNotes der ADC/DAC-Herstellern immer > großzügig über die Frage hinweggegangen, wo die Einspeisepunkte für AGND > und DGND liegen sollten, bzw wie AGND und DGND erzeugt werden. Eine > einzige Stromversorgung mit zwei getrennten GND-Strippen oder gar zwei > galvanisch getrennte Stromversorgungen, deren GND-Leitungen sich > wirklich erst unter den ADC treffen. "Many ADCs and DACs have separate analog ground (AGND) and digital ground (DGND) pins. On the device data sheets, users are often advised to connect these pins together at the package. This seems to conflict with the advice to connect analog and digital ground at the power supplies, and, in systems with more than one converter, with the advice to join the analog and digital ground at a single point. There is, in fact, no conflict. The labels, “analog ground” and “digital ground,” on these pins refer to the internal parts of the converter to which the pins are connected and *not to the system grounds to which they must go*. For an ADC, these two pins should generally be joined together and to the analog ground of the system. It is not possible to join the two pins within the IC package because the analog part of the converter cannot tolerate the voltage drop resulting from the digital current flowing in the bond wire to the chip. But they *can be tied together externally*." aus: https://www.analog.com/en/analog-dialogue/articles/staying-well-grounded.html https://www.analog.com/en/analog-dialogue/articles/grounding-again.html http://www.ti.com/lit/an/slyt499/slyt499.pdf
Aber warum wird dann in den AppNotes mit Leiterbild immer noch dieser alberne Schlitz mit der spindeldürren Brücke gezeigt? Offenbar gibt es inzwischen AppNotes, die besser an der Praxis und weniger an der Esoterik orientiert sind.
Der AD-Wandler der Platine, die ich hier vor ein paar Monaten reingestellt hatte, hatte solchen Pipifax übrigens gar nicht erst. Es handelte sich dabei um einen LTM 90xx, acht Kanäle, 14 Bit, das schnellste Modell mit 125MS/s. Die digitale Seite ratterte übrigens mit knapp 900MHz (aber LVDS für jene, denen das was sagt).
Falk B. schrieb: > Das ist einer der vielen Irrtümer. Der Strom fließt oft nicht so, wie > man es naiv vorgeben will, sondern immer entlang der geringsten > Impedanz. Darum funktionieren viele kunstvoll zerschnittenen > Masseflächen auch nicht. sieh dir mal bitte in diesem Datenblatt (Achtung kein Spielzeug uC!) https://www.nxp.com/docs/en/data-sheet/MC9S12XEP100RMV1.pdf Seite 1265 und folgende an.... Ich sehe da geschlitzte Masseflächen im "Recommended PCB Layout"...
Bei einem offiziellen development-board von Intel (EK-10M08E144) gibt es jedenfalls auch getrennte analoge und digitale Masseflächen, siehe Bilder (die weiße in der Mitte ist analog).
Der Osterhase schrieb: > Falk B. schrieb: >> Das ist einer der vielen Irrtümer. Der Strom fließt oft nicht so, wie >> man es naiv vorgeben will, sondern immer entlang der geringsten >> Impedanz. Darum funktionieren viele kunstvoll zerschnittenen >> Masseflächen auch nicht. > > sieh dir mal bitte in diesem Datenblatt (Achtung kein Spielzeug uC!) > > https://www.nxp.com/docs/en/data-sheet/MC9S12XEP100RMV1.pdf > > Seite 1265 und folgende an.... > > Ich sehe da geschlitzte Masseflächen im "Recommended PCB Layout"... Mag sein, aber auch die Jungs von NXP sind nur Menschen und keine Götter. Sie haben das vielleicht so aufgebaut, es lief, sie empfehlen es weiter. ABER!! Läuft es nicht ohne die Schlitze? Läuft es ohne Schlitze deutlich schlechter als mit Schlitzen? Was sagen die Themen Störaus- und einkopplung? Es reicht NICHT, eine Empfehlung namhafter Hersteller zu zitieren. Wenn man WIRKLICH wissen will, wie es WIRKLICH besser ist, muss man es auch meßtecnisch nachweisen. Dazu gehört auch das Falsifizieren, sprich, den ungünstigen Fall klar herausarbeiten.
bla schrieb: > Bei einem offiziellen development-board von Intel (EK-10M08E144) gibt es > jedenfalls auch getrennte analoge und digitale Masseflächen, siehe > Bilder (die weiße in der Mitte ist analog). Auch da stellt sich die Frage, ob es mit einer durchgehenden Massefläche möglicherweise genauso gut funktioniert. Nur hat meistens keiner die Zeit und das Interesse, genau das herauszufinden. Das wäre aber mal ein gescheites Thema für "Grundlagenforschung" bzw. um mal mit Mythen und Halbwahrheiten aufzuräumen. Doch wer soll das leisten? Die meisten Unis und Instutute sind damit überfordert und nur die wenigsten haben das Personal, welches Theorie UND Praxis und ausreichender und gesunder Forum zusammen bringt. Die meisten Firmen und deren Entwicklungsabteilungen haben keine Zeit und Interesse, man ist immer nur am aktuellen Projekt dran. Bis auf gaaanz wenige Einzelinitiativen bleibt da nicht viel. Es gab mal ein Projekt, Leiterplatte 2000, da hat man versucht, diverse Probleme der Layoutgestaltung in gescheiter FOrm darzustellen und umzusetzen.
...ruhig Blut Falk und pass auf, dass du dich hier nicht ausversehen selbst WIRKLICH zum Gott machst ;)
https://www.st.com/content/ccc/resource/technical/document/application_note/c6/eb/5e/11/e3/69/43/eb/CD00221665.pdf/files/CD00221665.pdf/jcr:content/translations/en.CD00221665.pdf Seite 33/43 ich sehe hier: Figure 11. PCB with separated GND plane and guard ring around the oscillator
https://www.cypress.com/file/46081/download Seite 119 und 120 schon wieder halten sie nicht an das: Falk B. schrieb: > Das ist einer der vielen Irrtümer. Der Strom fließt oft nicht so, wie > man es naiv vorgeben will, sondern immer entlang der geringsten > Impedanz. Darum funktionieren viele kunstvoll zerschnittenen > Masseflächen auch nicht.
@Osterhase: Wie wäre es mal mit einer fundierten Erklärung und am besten einem experimentellen Nachweis? Menschen, die in bekannten Firmen arbeiten, sind deswegen nicht automatisch klüger, und auch bekannte Firmen müssen diejenigen nehmen, die der Markt hergibt. Und gerade ST bringt dort schöne Beispiele, wie man es besser nicht machen sollte. Die ringförmige Massefläche und dieser dämliche Guardring um den Oszillator (Seite 43)...wunderbare Störeinkopplungsmechanismen. Wenn sowas funktioniert, dann nicht weil die Entwickler das so gebaut haben. Sondern trotzdem. Und du solltest auch mal lesen was du da verlinkst. In der Cypress-Appnote steht auf Seite 119: > If you isolate the CapSense ground hatch and the ground fill > around the device, the sensor-switching current may take a > longerreturn path, as Figure 7-40shows. As the CapSense sensors are > switched at a high frequency, the return current may causeserious EMC > issues. Therefore, you should use a single ground hatch, as Figure > 7-41shows. Und auch wenn Abblidung 7-14 keine durchgängige Fläche zeigt, so finde ich da trotzdem keine Empfehlung dafür, die Massefläche zu zerschnippeln. Ich hab den Text allerdings auch nur kurz überflogen.
Ich denke jeder User kann sich jetzt seine Meinung selbst bilden... App Notes habe ich genügend geliefert. Wer sich für klüger hält als die Hersteller der sollte meiner Meinung nach lieber weiterhin an seiner Stammtisch Karriere arbeiten als hier im Forum die Tasten zu schwingen und dadurch User zu verunsichern.
@Osterhase: Ein wenig Stammtischgeplaudere für dich: Bei uns ist die Rückstromregel eine der Grundregeln für EMV-gerechte Designs. Eines sollte man immer im Hinterkopf behalten: Bei hochfrequenten Signalen sucht sich der Rückstrom bei einer Unterbrechung des Pfades (Plane) keinesfalls ein vielleicht irgendwo vorhandenes Kupfer um zurück zu fließen. So intelligent ist er (noch) nicht, vielleicht kriegt er in einer Physik 2.0 ein Autorouter-Upgrade, aber in der aktuell gültigen Version kann er das eben nicht ;) Tatsächlich kommt es an der Unterbrechung zu einer Totalreflexion und die Ladung verteilt sich in einer Stroßfront über die gesamte Plane und weiter an alle daran angeschlossenen Strukturen inkl. Stromversorgungssystem. Gar nicht gut, der Anfang vom Chaos bei der EMV-Prüfung... Daher GND-Planes nicht trennen, und wie Falk B schon geschrieben hat, auch niemals Schlitze 'konstruieren' (passiert gerne bei zu großzügigen Via-Freistellungen in den Planes). Und sollte es doch tatsächlich einmal notwendig sein, sind wir dabei sehr vorsichtig und durchleuchten sowohl die Notwendigkeit als auch die Umsetzung sehr gründlich. Warum das in den Datenblättern trotzdem so steht? Da fallen mir viele Gründe ein, allerdings keine technisch Plausiblen. Wenn man sich ansieht welch wundersamen Layout-Kreationen in den Datenblättern faktisch aller Hersteller bezüglich Oszillator-Schaltungen, Shield-Anbindungen (Stichwort USB-Stecker), uva. zu finden sind, erkennt man sehr bald dass man tunlichst nicht alles was man dort liest als heilig ansehen sollte. Warum findet man für die gleichen Problemstellungen deutlich mehr unterschiedliche Lösungsvorschläge als es Technikabteilungen bei den Herstellern gibt? Vermutlich wird etwas irgendwann einmal Funktionierendes schon seit Generationen so weitergetragen. Aus Zeiten wo 8Mhz schon ein Highlight war und mehr als 4 Lagen futuristisch waren? Nur gabs 'damals' eben die Problematiken der hochfrequenten Signale nicht in einem Ausmaß dass es Bedeutung gehabt hätte - anno 2019 aber definitiv...
Osterhase schrieb: > Ich denke jeder User kann sich jetzt seine Meinung selbst > bilden... > > App Notes habe ich genügend geliefert. > > Wer sich für klüger hält als die Hersteller der sollte meiner Meinung > nach lieber weiterhin an seiner Stammtisch Karriere arbeiten als hier im > Forum die Tasten zu schwingen und dadurch User zu verunsichern. Das blöde mit der EMV ist, das es keine Glaubensfrage wie - zB. Osterhasen - ist sondern sich schlicht und einfach in einer Messkammer verifizieren oder falsifizieren läßt. Und bisher ist jedes Design, das in irgendwelchen Belangen kritisch war besser geworden wenn der arme Layouter seinen ganzen Kopfmüll von wegen geschlitzen GND-Flächen, machen die Hersteller auch, Datenblätter von ADWandlern über den Haufen geworfen hat und darauf schaute, das die Bezugsflächen (und das ist nunmal meistens GND) ungestört, ungeschlitzt und unverbohrt vorhanden sind.... Da kannst Du glauben was Du willst, ich verlasse mich da eher auf die regelmäßig gewarteten und kalibrierten Messgeräte in den EMV-Kammern meines Vertrauens. Wenn Du so willst: irgendwann kommt man in`s Alter wo das mit dem glauben an den Osterhasen vorbei ist. Ungefähr ist`s auch mit den geschlitzen Masseflächen.... irgendwann ist auch das vorbei. Je schneller desto besser für`s eigene Budget.
Der Osterhase schrieb: > https://www.st.com/content/ccc/resource/technical/document/application_note/c6/eb/5e/11/e3/69/43/eb/CD00221665.pdf/files/CD00221665.pdf/jcr:content/translations/en.CD00221665.pdf > > Seite 33/43 > > ich sehe hier: > Figure 11. PCB with separated GND plane and guard ring around the > oscillator Ja, auch diese Anordnung ist weit verbreitet. Aber hat mal jemand WIRKLICH gemessen, was passiert, wenn man KEINE Masseinsel für den Quarz nutzt? Denn es werden ja auch die Signalleitungen vom Quarz ferngehalten. Was sollten den (HF)Strom veranlassen, quer durch die Massefläche zu fließen, weit weg von den Signalleitungen?
Osterhase schrieb: > Ich denke jeder User kann sich jetzt seine Meinung selbst bilden... > > App Notes habe ich genügend geliefert. > > Wer sich für klüger hält als die Hersteller der sollte meiner Meinung > nach lieber weiterhin an seiner Stammtisch Karriere arbeiten als hier im > Forum die Tasten zu schwingen und dadurch User zu verunsichern. Jaja, so "argumentiert" auch die katholische Kirche. Immer schön alles nachbeten. Wenn eine Verfahrensweise richtig ist, dann kann man das theoretisch wie praktisch jederzeit nachweisen. Das ist aufgeklärte Wissenschaft. Die Aussage "das machen alle Großen so, also muß es richtig sein" ist ein Dogma! https://de.wikipedia.org/wiki/Dogma
Was wäre denn, wenn man mal hochfrequente Signale außen vor lässt? Etwa unter einem Chip die Auftrennung von analoger Versorgungsspannung und Masse, über die keine schnellen Signale laufen? Beispielsweise wie im Anhang.
Ich muss meine Aussage, dass ich die Masseflächen nie getrennt habe, relativieren. Auf Anforderung eines Kunden, der sich folgendes Dokument* reingezogen hatte, musste ich die Leiterplatte entsprechend konstruieren. Ergebnis: verhereend, Bitfehlerrate für das Videosignal irgendwo bei 1 x 10 exp-2. Das wurde dann teuer (für den Kunden): Neukonstruktion, 3 vollbestückte Musterbaugruppen mit nicht ganz billigen Schaltkreisen für den Mülleimer. Seitdem habe ich den Unfug nie wieder praktiziert. Es ist erstaunlich, wie sich der Konstrukteurskinderglaube bis in die Neuzeit halten konnte. Wahrscheinlich deshalb, weil nicht allzuviele Leute diese Handreichung gelesen haben. *http://www.ti.com/lit/ug/snla188/snla188.pdf, Seiten 2-4 bis 2-8 Die ausgesprochene Empfehlung ist für mich ein besonders krasses Beispiel, wie man es gerade nicht machen sollte.
bla schrieb: > Was wäre denn, wenn man mal hochfrequente Signale außen vor lässt? Dann solltest du dennoch in den meisten Fällen ein möglichst einheitliches Bezugspotential haben. Es gibt Fälle, wo du das nicht brauchst, dann hast du eine galvanische Trennung. Sobald du aber einerseits mit zwei Bezugspotentialen herumhantierst, diese dann aber doch an einer Stelle irgendwo galvanisch verbinden mußt, hast du nicht zwei, sondern wieder nur ein Bezugspotential, daß aufgrund unnötig langer Umwege an jedem Punkt einen anderen Wert hat. Das KANN gutgehen, und oft genug geht es anscheinend gut. Ich hab einen Entwickler mit 30 Jahren BE kennengelernt der seine Massefläche auch noch zerschlitzt. Es ist dennoch eine Quelle für Probleme, die eintreten können und oft genug treten sie dann auch ein. Das ein Platinenlayout nicht oder nur schlecht funktioniert hat eigentlich immer mehr als eine Ursache. Das finale Scheitern ist dann die Summe (bzw. eher das Produkt) aller Einzelfaktoren. Daher funktionieren auch schlechtere Platinenlayouts manchmal. Aber "Dieses Layout funktoniert so" bleibt als Erfahrung im Hinterkopf -> also macht der Entwickler beim nächsten Mal die gleichen Fehler wieder.
Damit das nicht mißverstanden wird: Wühlhase schrieb: > Es gibt Fälle, wo du das nicht > brauchst, dann hast du eine galvanische Trennung. Lies: In Fällen, wo eine galvanische Trennung erforderlich ist.
Ihr macht mich fertig. Wozu lese ich appnote nach appnote um hinterher zu erfahren dass alles Mist ist? Als Teilzeit Elektronikentwickler habe ich mich schon darauf verlassen dass die Infos halbwegs stimmen. Heul. Gibt es denn auch Beispiele wo es Sinn macht? Z.b. bei tvs Dioden am Stecker auf Stecker gnd? Oder Schaltregler? Macht ein guard Ring um den Quarz Sinn? Mir ist es leider finanziell und zeitlich nicht möglich das tatsächlich auszuprobieren. Von der Qualifikation ganz zu schweigen...
Im Nachbarthread hier Beitrag "Literatur für Platinenlayouts gesucht" wurde doch einiges gepostet. Du mußt ja nicht alle Bücher auf einen Schlag kaufen, viele bekommst du günstig, mindestens eins sogar kostenlos. Wenn du Application Note um Application Note lesen kannst, dann kriegst du diese Bücher auch durch. Die liest man sowieso nicht am Stück runter wie einen Roman.
Karl schrieb: > Ihr macht mich fertig. Wozu lese ich appnote nach appnote um hinterher > zu erfahren dass alles Mist ist? > > Als Teilzeit Elektronikentwickler habe ich mich schon darauf verlassen > dass die Infos halbwegs stimmen. Heul. Heul nicht, mach einfach ;) Machst du einen EMV-Test, gehen deine Werke in Serie, oder sinds Basteleien fürs Hobby? Und vor allem: Lies herstellerunabhängige Literatur zu dem Thema. > Gibt es denn auch Beispiele wo es Sinn macht? Z.b. bei tvs Dioden am > Stecker auf Stecker gnd? Schaden in der Regel nicht. > Oder Schaltregler? Da machen die PCB-Guidlines durchwegs vernünftige Vorschläge. Die verlangen aber auch kein splitten der darunterliegenden GND-Planes (ist mir zumindest noch nicht untergekommen). > Macht ein guard Ring um den Quarz Sinn? Meine Meinung: Nein - wenn du andere Leitungen und Bauteile in etwa so weit ferne hälst wie der Guard vorgibt. Viel wichtiger ist es den Pfad vom Quarz, den Kondensatoren und den Pins am IC möglichst kurz, symmetrisch und Via-frei zu halten, sowie natürlich keine anderen Leitungen in der Nähe zu führen (Gilt auch für den GND-Guard). Und natürlich auch kein GND-Plane-Fragmente unter dem Quarz. Aber wenns das Gewissen beruhigt, mach einen, schaden wird er kaum ;)
Andi schrieb: >> Gibt es denn auch Beispiele wo es Sinn macht? Z.b. bei tvs Dioden am >> Stecker auf Stecker gnd? > > Schaden in der Regel nicht. Da fällt mir noch etwas ein: Irgendwo in diesem Forum gibt es einen Thread, wo darüber diskutiert wurde ob eine Freilaufdiode lieber direkt am Relais oder auf der Platine untergebracht wird. Das dürfte, was die verschiedenen Arbeitsweisen und deren Bewertung angeht, recht aufschlußreich sein.
Wühlhase schrieb: > ob eine Freilaufdiode lieber direkt am Relais oder auf der Platine > untergebracht wird Da gibt es viele vergleichbare Themen: Freilaufdioden am Relais, Schlitze in Masseflächen wie hier, 90-Grad-Ecken in Leiterbahnen, Vorwiderstände für LEDs, GND-Verbindungen für RS485 usw. usw. Die führen bloss niemalsnienicht zu einem Ergebnis, jeder bleibt bei der Meinung die er vorher schon hatte. Dumm nur wenn sich jemand wirklich informieren will, er weiss ja nie wer nun recht hat. Meistens gilt je blödsinniger desto lauter wird geschrieen, am Ende kommen Fakten wie die physikalischen Gesetze völlig unter die Räder. Georg
Wühlhase schrieb: > Da fällt mir noch etwas ein: > Irgendwo in diesem Forum gibt es einen Thread, wo darüber diskutiert > wurde ob eine Freilaufdiode lieber direkt am Relais oder auf der Platine > untergebracht wird. Das dürfte, was die verschiedenen Arbeitsweisen und > deren Bewertung angeht, recht aufschlußreich sein. Spannender Thread ;) Werde ich in einer Mußestunde mal überfliegen, danke. Wobei ich bei der Beantwortung obriger Frage tatsächlich nicht an Relais, sondern eher an sonstige digitale Signale, die an einem Stecker in der Regel daherkommen, gedacht habe.
Naja, der Thread war ja auch nur ein Beispiel dafür, wie in der Praxis mit der Physik umgegangen wird. Was ich an diesem Thread jedoch besonders schätze: Es haben auch mal welche nachgemessen, es ist ausnahmsweise mal nicht bei bloßer Theorie geblieben. Aus diesem Grund leg ich mittlerweile auch viel Wert auf Messungen, und gebe mich mit blödsinnigem "Schau dir doch die Maxwell'schen Gleichungen an" nicht mehr zufrieden.
Wühlhase schrieb: > bla schrieb: >> Was wäre denn, wenn man mal hochfrequente Signale außen vor lässt? Selbst das ist meist nicht möglich, denn es sind fast immer die hochfrequenten Störungen von außen und innen, welche den Ton angeben. Um die Gleichspannung muss man sich kaum kümmern. > Dann solltest du dennoch in den meisten Fällen ein möglichst > einheitliches Bezugspotential haben. Es gibt Fälle, wo du das nicht > brauchst, dann hast du eine galvanische Trennung. Auch das ist ein verbreiteter Irrtum. Denn fast alle galvanischen Trennungen haben eine nennenswerte Koppelkapaztät und sind HF-technisch alles andere als isolierend. Da zählt jedes pF! > Das KANN gutgehen, und oft genug geht es anscheinend gut. Eben das ist das Problem. Aus vielen dieser "Kunstwerke" wird verallgemeintert, daß es auch damit oder gar NUR damit funktioniert! Die Wahrheit liegt oft anders. > Layout funktoniert so" bleibt als Erfahrung im Hinterkopf -> also macht > der Entwickler beim nächsten Mal die gleichen Fehler wieder. EBEN!
Bei guter Bauteilplatzierung (!) ist es zumindest so, dass man mit einem Schlitz nicht viel kaputt macht. Dennoch gibt es selten einen guten Grund für eine geschlitzte Massefläche. Man muss sich ja nur mal folgendes vergegenwärtigen: Man macht einen Schlitz doch meist, weil man am Ort des Schlitzes Ströme erwartet, die man dort nicht haben will. Ohne Schlitz ist der Strompfad am "geplanten" Schlitz aber naturgemäß der Weg niedrigster Impedanz. Mit Schlitz wird der Strom zwangsläufig einen Weg mit höherer Impedanz nehmen müssen -> schlecht.
Karl schrieb: > Ihr macht mich fertig. Wozu lese ich appnote nach appnote um hinterher > zu erfahren dass alles Mist ist? Weil die Wahrheit selten eine einfache Sache ist. > Als Teilzeit Elektronikentwickler habe ich mich schon darauf verlassen > dass die Infos halbwegs stimmen. Heul. > > Gibt es denn auch Beispiele wo es Sinn macht? Z.b. bei tvs Dioden am > Stecker auf Stecker gnd? Werde konkreter. Am besten mit Bild. Alles andere ist Rätselraten und aneinander vorbei reden. > Oder Schaltregler? Dort schon eher, aber auch da muss man aufpassen. > Macht ein guard Ring um den > Quarz Sinn? Was soll er bringen? Die kapazitive Einkopplung von Nachbarleitungen vermindern? Kann schon sein. Hat aber mit Masseflächen nicht direkt was zu tun. > Mir ist es leider finanziell und zeitlich nicht möglich das tatsächlich > auszuprobieren. Von der Qualifikation ganz zu schweigen... Dann mach es nach bestem Wissen und Gewissen, es wird meist schon gut gehen. Das machen die meisten Profis kaum anders ;-)
Andi schrieb: > Meine Meinung: Nein - wenn du andere Leitungen und Bauteile in etwa so > weit ferne hälst wie der Guard vorgibt. Eben. > Viel wichtiger ist es den Pfad vom Quarz, den Kondensatoren und den Pins > am IC möglichst kurz, Ja, aber. > symmetrisch und Via-frei zu halten, sowie Wieso? Die meisten Quarze schwingen auf moderaten Frequenzen von 1-20 MHz. Da muss rein gar nichts symmetrisch sein und VIAs tun da auch nicht weh. Alles nur wieder Sagen und Gerüchte! Selbst in einer 1 Gbit/s Leitung sind VIAs ohne große Probleme machbar, wenn man es nicht TOTAL vergurkt. Been there, done that. Bei 10G sieht das anders aus, aber selbst dort kann man die sich leisten!
georg schrieb: > Dumm nur wenn sich jemand wirklich informieren will, er weiss ja nie wer > nun recht hat. Meistens gilt je blödsinniger desto lauter wird > geschrieen, am Ende kommen Fakten wie die physikalischen Gesetze völlig > unter die Räder. Womit wir das Dilemma klar umrissen haben.
Wühlhase schrieb: > Aus diesem Grund leg ich mittlerweile auch viel Wert auf Messungen, und > gebe mich mit blödsinnigem "Schau dir doch die Maxwell'schen Gleichungen > an" nicht mehr zufrieden. Als ob der der Herr Maxwell jemals an Masseflächen gedacht hätte! Er war ein Genie, welches einen wichtigen, theoretischen Grundstein der modernen E-Technik gelegt hatte. Aber es reicht nicht über ein Problem zu philosophieren oder zu simulieren, man MUSS es auch praktisch und messtechnisch VERIFIZIEREN! Denn es wurde schon sehr viel Unsinn simuliert, nicht nur bei Klimamodellen 8-0
Falk B. schrieb: > Wühlhase schrieb: >> Dann solltest du dennoch in den meisten Fällen ein möglichst >> einheitliches Bezugspotential haben. Es gibt Fälle, wo du das nicht >> brauchst, dann hast du eine galvanische Trennung. > > Auch das ist ein verbreiteter Irrtum. Denn fast alle galvanischen > Trennungen haben eine nennenswerte Koppelkapaztät und sind HF-technisch > alles andere als isolierend. Da zählt jedes pF! Richtig...aber auch selbstverständlich. Oder? Zumindest hast du als Entwickler auch nicht mehr viel in der Hand, größer als den Pinabstand am Optokoppler, abzüglich Pads, kannst du die Abstände ja für gewöhnlich nicht werden lassen.
Wühlhase schrieb: > Falk B. schrieb: >> Wühlhase schrieb: >>> Dann solltest du dennoch in den meisten Fällen ein möglichst >>> einheitliches Bezugspotential haben. Es gibt Fälle, wo du das nicht >>> brauchst, dann hast du eine galvanische Trennung. >> >> Auch das ist ein verbreiteter Irrtum. Denn fast alle galvanischen >> Trennungen haben eine nennenswerte Koppelkapaztät und sind HF-technisch >> alles andere als isolierend. Da zählt jedes pF! > > Richtig...aber auch selbstverständlich. Oder? Nein. Vor allem die Bastler glauben, daß eine galvanische Trennung der heilige Gral ist und alle Probleme löst. Manchmal sogar einige Profis. > Zumindest hast du als Entwickler auch nicht mehr viel in der Hand, > größer als den Pinabstand am Optokoppler, abzüglich Pads, kannst du die > Abstände ja für gewöhnlich nicht werden lassen. Das allein ist es nicht, man kann schon verschiedene Elemente mit bisweilen sehr verschiedenen Koppelkapazitäten wählen, vor allem DC/DC Wandler.
Falk B. schrieb: >> Oder Schaltregler? > > Dort schon eher, aber auch da muss man aufpassen. Woher rührt die Empfehlung zu GND-Splitplanes bei DCDC-Konvertern? Deine vorherige Argumentation gegen eine Auftrennung trifft bei Schaltreglern m.E. hier genauso zu.
Falk B. schrieb: >> symmetrisch und Via-frei zu halten, sowie > > Wieso? Die meisten Quarze schwingen auf moderaten Frequenzen von 1-20 > MHz. Da muss rein gar nichts symmetrisch sein und VIAs tun da auch nicht > weh. > Alles nur wieder Sagen und Gerüchte! Sagen wir mal so: Erfahrungswerte und Prävention. In der - zugegebenermaßen - sehr weiten Vergangenheit hatten wir durchaus Probleme damit dass Schwingkreise sporadisch nicht anschwingen wollten. Mit sauberer Platzierung und Leitungsführung nach den obrigen Regeln gabs die Probleme nie mehr. Das Problem sollten die Chiphersteller zwar mittlerweile deutlich besser im Griff haben, aber: Ich habe schon erlebt dass man den Quarz zwei cm entfernt von der CPU platziert hat. Eigentlich kein Problem, aber man hat dann die Leitungen munter die Lagen wechseln lassen und dabei vergessen dass die 'eine oder andere' Leitung die man dazwischen gequetscht hatte eben doch eine ist die dort nichts zu suchen hat. Deswegen unsere Regel(n), die einen zwingt den Schwingkreis automatisch sauber zu bauen. Weicht man davon ab muss man zumindest mal kurz innehalten und nachdenken. Es ist ja nicht so dass ich nicht selbst schon mal einen Quarz auf die andere Seite gepackt hätte ;)
Glubi schrieb: > Falk B. schrieb: >>> Oder Schaltregler? >> >> Dort schon eher, aber auch da muss man aufpassen. > > Woher rührt die Empfehlung zu GND-Splitplanes bei DCDC-Konvertern? Ok, da hab ich mich unklar ausgedrückt. Bei den diversen DC/DC Convertern gibt es diverse Regeln, u.a. das Auslassen von Masseflächen unter Spulen etc. Das ist die nächste, langwierige Geschichte. Die Reglen sind nicht wirklich falsch, aber ggf. wird da zuviel reininterpretiert. Außerdem versucht man dort, mit sternpunktförmiger Leitungsführung, die schnell geschalteten Ströme in den Griff zu kriegen. Da ist manchmal ein Herauslösen aus der GND-Fläche besser als eine durchgehende Fläche. > Deine > vorherige Argumentation gegen eine Auftrennung trifft bei Schaltreglern > m.E. hier genauso zu. Jain.
Wühlhase schrieb: > "Schau dir doch die Maxwell'schen Gleichungen an" Blödsinn ist das ganz sicher nicht! Andi schrieb: >> Macht ein guard Ring um den Quarz Sinn? > > Meine Meinung: Nein - wenn du... IMHO waren das "Tipps" für ein bzw. zweilagige Platinen.
Falk B. schrieb: > Glubi schrieb: >> Falk B. schrieb: >>>> Oder Schaltregler? >>> >>> Dort schon eher, aber auch da muss man aufpassen. >> >> Woher rührt die Empfehlung zu GND-Splitplanes bei DCDC-Konvertern? > > Ok, da hab ich mich unklar ausgedrückt. Bei den diversen DC/DC > Convertern gibt es diverse Regeln, u.a. das Auslassen von Masseflächen > unter Spulen etc. Das ist die nächste, langwierige Geschichte. Die > Reglen sind nicht wirklich falsch, aber ggf. wird da zuviel > reininterpretiert. Außerdem versucht man dort, mit sternpunktförmiger > Leitungsführung, die schnell geschalteten Ströme in den Griff zu > kriegen. Da ist manchmal ein Herauslösen aus der GND-Fläche besser als > eine durchgehende Fläche. > >> Deine >> vorherige Argumentation gegen eine Auftrennung trifft bei Schaltreglern >> m.E. hier genauso zu. > > Jain. Hallo Falk, könntest du das etwas konkreter ausführen? Welche "diversen DC/DC Converter" und "diverse Regeln" meinst du? Hast du einen konkreten Typ zur Hand bzw. eine AppNote, wo das von dir angedeutete beschrieben wird? Das einzige, was ich mir vorstellen könnte, ist, dass man dadurch verhindern möchte, dass der analogen Regelkreis nicht von den hohen geschalteten Strömen beeinflusst wird. Wobei ich behaupte, dass man das auch (oder sogar besser) durch geeignete Bauteilplatzierung / Leitungsführung in den Griff bekommt.
Falk wir kommen einfach nicht zusammen... muss auch nicht sein. Jedem sei seine eigene Meinung gegönnt. Dein LED Video sieht übrigens gut aus! https://www.youtube.com/watch?v=R85U29fj_Rw Weiterhin alles Gute und viel Erfolg beim Body Building. https://www.youtube.com/user/JacquesMartini/videos?view=15&sort=dd&shelf_id=0 Gruß vom Osterhasen P.S.: Wenn du Lust hast, könntest ja noch paar Zeilen schreiben was du von FAE`s der Hersteller so denkst. Es gibt bestimmt User hier, die noch nicht so lange dabei sind wie du und die das interessiert.
Der Osterhase schrieb: > Falk wir kommen einfach nicht zusammen... muss auch nicht sein. Jedem > sei seine eigene Meinung gegönnt. > > Dein LED Video sieht übrigens gut aus! > > Youtube-Video "P1020352" > > Weiterhin alles Gute und viel Erfolg beim Body Building. > > https://www.youtube.com/user/JacquesMartini/videos?view=15&sort=dd&shelf_id=0 Auch du grüne Neune, was Youtube so alles über mich rausposaunt . . . > P.S.: Wenn du Lust hast, könntest ja noch paar Zeilen schreiben was du > von FAE`s der Hersteller so denkst. Es gibt bestimmt User hier, die noch > nicht so lange dabei sind wie du und die das interessiert. ??? Was soll ich da sagen. Ich hatte in den letzten knapp 20 Jahren nur wenig mit denen zu tun und auch keinerlei nennenswerte "Erlebnisse", weder im Guten noch Schlechten.
Glubi schrieb: > könntest du das etwas konkreter ausführen? Welche "diversen DC/DC > Converter" und "diverse Regeln" meinst du? Hast du einen konkreten Typ > zur Hand bzw. eine AppNote, wo das von dir angedeutete beschrieben wird? Nein. Ich bin auch kein DC/DC Experte, wenn gleich ich ein paar von den Dingern schon gebaut habe. > Das einzige, was ich mir vorstellen könnte, ist, dass man dadurch > verhindern möchte, dass der analogen Regelkreis nicht von den hohen > geschalteten Strömen beeinflusst wird. Wobei ich behaupte, dass man das > auch (oder sogar besser) durch geeignete Bauteilplatzierung / > Leitungsführung in den Griff bekommt. Mag sein. Aber Leitungsführung heißt ja auch, die Stromschleifen so klein wie möglich zu machen. Das schafft man meist durch größere Flächen über einer Massefläche.
Naja, eine kleine Anekdote hab ich noch. Vor ca. 1/2 Jahr hatten wir in der Firma Probleme mit dem galvanisch getrennten CAN-Interface einer SPS. Da kam dann der Vertreter vorbei, war aber AFAIK kein FAE. Als wichtige Maßnahme empfahl er, die Masse am CAN NICHT anzuschließen. Ich hab nur geschmunzelt und erklärt, daß das Thema überaus kontrovers ist und es dabei belassen. ;-) Beitrag "Re: Freilaufdiode auf Platine platzieren?" Urteilen Sie selber!
Glubi schrieb: > Welche "diversen DC/DC Converter" und "diverse Regeln" meinst du? IIRC hat TI solche App Notes wie von Falk beschrieben. Du kannst dich bei denen beliebig bedienen :) Glubi schrieb: > Wobei ich behaupte, dass man das auch (oder sogar besser) > durch geeignete Bauteilplatzierung / > Leitungsführung in den Griff bekommt. Bei TI eher nicht. Die wissen schon was sie machen.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.