Hallo Zusammen, Mir ist schon öfters aufgefallen das teils Mikrocontroller und andere Teile "layoutunfreundlich" gebaut sind. Ein aktuelles Beispiel ist der STM32L4x Ein 48QFP hat ja auf jeder Seite 12 Pins. Nun ist beim geannten Modell sind auf einer Seite folgende Anschlüsse VBat VREF GND VCC 2x Quarz Low Speed 2x Quarz High Speed Somit sind 8 von 12 pins dort Belegt. Nun stelle man sich mal vor man benötigt beide Quarz, und verwendet die nötigen vorgeschriebenen Kondensatoren (100n VCC dec. 100n + 1u Vref, 100n Vbat dec.) Man muss nun also rund um diese Pins 2 Quarze sowie 8 Kondensatoren packen. Das wird schon mit 0402 Bauteilen recht eng und die Bauteile müssen weiter weg vom Prozessor platziert werden, auch wenn man 0.2er Vias mit .127 Ring nimmt. Eine andere Seite des QFP hat z.b. nur VCC/GND sowie 10 gpio, also mehr als genügend Platz. Wäre z.b. dort noch ein Quarz Anschluss, könnte der Quarz viel näher am MCU platziert werden. Solche sachen sind mir schon bei anderen Bauteilen aufgefallen (Z.b. SAMG21 von Atmel) . Und dann wird immer geraten die Leitungen zu Quarzen sehr kurz zu machen, und die Kondensatoren sehr nahe zu machen. Bei QFN Versionen ist es noch verrekter, da man ja die Signalleitungen nicht nach "innnen" unter den MCU ziehen und wegführen kann, da müssen ja alle Leitungen von der Aussenseite abgehen. Wesshalb werden die Bauteile so produziert? Weshalb wird bei der Produktion nicht auf sowas geachtet?
Johnny S. schrieb: > Mir ist schon öfters aufgefallen das teils Mikrocontroller und andere > Teile "layoutunfreundlich" gebaut sind. Hat diverse technische Gründe. Aus Unfähigkeit und langer Weile macht das keiner. > Somit sind 8 von 12 pins dort Belegt. Nun stelle man sich mal vor man > benötigt beide Quarz, und verwendet die nötigen vorgeschriebenen > Kondensatoren (100n VCC dec. 100n + 1u Vref, 100n Vbat dec.) Man muss > nun also rund um diese Pins 2 Quarze sowie 8 Kondensatoren packen. Ja und? > Das > wird schon mit 0402 Bauteilen recht eng und die Bauteile müssen weiter > weg vom Prozessor platziert werden, auch wenn man 0.2er Vias mit .127 > Ring nimmt. Quark. Der Rest der Welt schafft das, selbst mit 0603er Bauteilen. Nur du konstruierst da ein Problem draus. > Eine andere Seite des QFP hat z.b. nur VCC/GND sowie 10 gpio, also mehr > als genügend Platz. Wäre z.b. dort noch ein Quarz Anschluss, könnte der > Quarz viel näher am MCU platziert werden. Warum? Die paar mm mehr sind unkritisch. > Solche sachen sind mir schon bei anderen Bauteilen aufgefallen (Z.b. > SAMG21 von Atmel) . Und dann wird immer geraten die Leitungen zu Quarzen > sehr kurz zu machen, und die Kondensatoren sehr nahe zu machen. Wie kurz denn? 1mm? 10mm? 50mm? Sehr kurz ist eine Hausfrauenangabe! > Wesshalb werden die Bauteile so produziert? Weshalb wird bei der > Produktion nicht auf sowas geachtet? Klar, alle doof außer du ;-) Ganz einfach. Weil es diverse technische Gründe für diese Pinbelegung gibt und sie aber auch im praktischen Einsatz so OK ist.
Weil man die Fläche auf dem Silizium-Die möglichst optimal nutzen möchte und alle Verbindungen so kurz wie möglich halten möchte. Und die Bonddrähte vom Die zum Leadframe sollten sich nicht kreuzen. Dementsprechend überträgt man die Bondpads vom Die 1:1 auf die Pins vom Leadframe.
Johnny S. schrieb: > Wesshalb werden die Bauteile so produziert? Weshalb wird bei der > Produktion nicht auf sowas geachtet? Bei Multilayer-Boards ist das of kein Problem. Beim Kondensator tacktert man durch, und bestückt den halt auf die Rückseite. Ich habe den Fall öfter, dass die Platinen ohnehin 6 Lagen haben, und beiderseitig bestückt sind. Da fällt sowas nicht ins Gewicht. Ob der Quarz jetzt 2mm oder 12mm weg ist, ist auch nicht so das große Problem. Vermutlich denken einige Hersteller also, dass das egal sei. Oder es gibt irgendwelche Einschränkungen beim Bonding bei QFN-Packages.
Falk B. schrieb: >> Wesshalb werden die Bauteile so produziert? Weshalb wird bei der >> Produktion nicht auf sowas geachtet? > > Klar, alle doof außer du ;-) Falk, ist Dir aufgefallen, dass Du die Frage gar nicht beantwortet hast? ;-)
Die Versorgungspins sind z.B. oft in der Mitte, damit die Strecke vom Pin zum Die möglichst kurz (=niederinduktiv) ist. Die Pin-Anordnungen haben meist schon einigermaßen gute Gründe.
Ich denke mal, dass die Chipdesigner und deren Software ihr Handwerk verstehen und das nicht machen um Gelegenheitslayouter zu ärgern. Für kritische Stellen gibts ja noch dazu meist Layoutempfehlungen, und man ist i.a. gut beraten, sich auch daran zu halten.
H.Joachim S. schrieb: > Ich denke mal, dass die Chipdesigner und deren Software ihr Handwerk > verstehen Um welches Handwerk geht es denn? Bei der Anordnung der Portpins gibt es doch erhebliche Unterschiede. Bei einem STM32 findet man den absoluten Wildwuchs. Sieht man sich hingegen µCs von Renesas an, liegen zum Beispiel Portpins weitgehend direkt nebeneinander. Daten- und Adressleitungen sind ebenfalls "ordentlich" auf- oder absteigend angeordnet und nicht wild in der Gegend verteilt. Das letztere Handwerk ist mir deutlich lieber.
m.n. schrieb: > Bei der Anordnung der Portpins gibt es > doch erhebliche Unterschiede. > Bei einem STM32 findet man den absoluten Wildwuchs. Tipp: Schau Dir mal verschiedene STM32-Familien an und vergleiche die Pinouts in der jeweiligen Bauform (z.B. 48 Pin, "C"-Bestellnummer). Dann fällt Dir auf das da System dahinter steckt. > Sieht man sich hingegen µCs von Renesas an, liegen zum Beispiel Portpins > weitgehend direkt nebeneinander. Und warum ist das so wichtig? Du pickst Dir von einem Port doch normal eh verschiedene Pins je nach den dort vorhandenen Funktionen raus, also z.B. Port A, Pin 3 hat einen Timer-Out den Du brauchst, Port A, Pin 9 und 10 einen UART etc. Was bringt es Dir dann für das Layout wenn die Portpins alle nebeneinander wären?
Johnny S. schrieb: > Bei QFN > Versionen ist es noch verrekter, da man ja die Signalleitungen nicht > nach "innnen" unter den MCU ziehen und wegführen kann, da müssen ja alle > Leitungen von der Aussenseite abgehen. Hast du schon mal etwas von Durchkontaktierungen gehört oder gelesen? Für ungenügende Layoutqualifikation können die Chipdesigner wirklich nichts. Georg
Gerd E. schrieb: > Was bringt es Dir dann für das Layout wenn > die Portpins alle nebeneinander wären? Wenn zusammengehörende Leitungen (z.B. Adress- oder Datenleitungen) nicht quer über das Pinout verstreut sind, lassen sich parallel angesteuerte Chips (z.B. SRAMs oder Displays) wesentlich einfacher anbinden. georg schrieb: > Hast du schon mal etwas von Durchkontaktierungen gehört oder gelesen? Du scheinst davon auszugehen, dass jeder, der einen Chip auf eine Platine löten will, auch eine mehrlagige Platine fertigen lässt. Richtig?
S. R. schrieb: > Du scheinst davon auszugehen, dass jeder, der einen Chip auf eine > Platine löten will, auch eine mehrlagige Platine fertigen lässt. > Richtig? Diese Annahme ist heutzutage richtig, vor allem im professionellen Umfeld. Das "Elend" der untalentierten Bastler interessiert die Hersteller nicht die Bohne.
Falk B. schrieb: > Das "Elend" der untalentierten Bastler interessiert die > Hersteller nicht die Bohne. Genau das denke ich auch. Wie viele ppm der produzierten Controller landen nicht in Seriengeräten, sondern werden von Privatpersonen auf selbstgeäzte Platinen gelötet? Reichen dafür ppm aus? Ich denke, dass selbst Microchitmels ATMega328P, bekannt aus Boards wie dem Arduino Uno, kaum das Prozent der Privatanwender erreicht. Dementsprechend haben gerundet 100% der Anwender die Möglichkeit, ihr Layout entsprechend zu gestalten.
Johnny S. schrieb: > Man muss > nun also rund um diese Pins 2 Quarze sowie 8 Kondensatoren packen. Das > wird schon mit 0402 Bauteilen recht eng und die Bauteile müssen weiter > weg vom Prozessor platziert werden, auch wenn man 0.2er Vias mit .127 > Ring nimmt. Nö, das wird nur eng, wenn man es nicht gewohnt ist, in drei Dimensionen zu denken/Platzieren: Oben die C's für die Quarze, in den mittel-lagen die Stromversurgungs-polygone, unten die Massefläche + entkoppel-C's.
m.n. schrieb: > Sieht man sich hingegen µCs von Renesas an, liegen zum Beispiel Portpins > weitgehend direkt nebeneinander. Daten- und Adressleitungen sind > ebenfalls "ordentlich" auf- oder absteigend angeordnet und nicht wild in > der Gegend verteilt. Schau dir die moderneren PIC24 an. Da kannst du per Software einstellen, was zu welchem Pin herauskommt (Peripheral Remapping). Für mich ist das Peripheral Remapping der Hauptgrund, bei Bastelprojekten PIC24 oder PIC32 zu verwenden. Auch wenn es bei PIC32 eingeschränkt ist. NXP soll das auch haben. Für Bastler ist das natürlich schön, aber bei einer modernen Multilayer-Platine spielt das Pinout keine so große Rolle mehr.
Schönwetterpilot schrieb: > aber bei einer modernen > Multilayer-Platine spielt das Pinout keine so große Rolle mehr. Ich übersetze das so: Bei einer eh schon teuren Multilayer-Platine ist das Pinout dann auch egal. Allerdings sehe ich keinen Sinn darin, Verbindungen, die auf dem Chip sehr kurz geroutet werden könnten, auf der Platine durch lange, verschlungene Wege zu korrigieren. Aber es passt wohl in die Zeit: Wo man seinen Pappbecher ausgetrunken hat, läßt man ihn fallen ;-) Wie man sieht, ist das Pinout nicht gottgegeben, da andere µCs jenseits STM32 durchaus eine layout-freundliche Anordnung hinbekommen. Aber gut, wer nichts anderes kennt, sieht das als Standard und sich selber als Profi. Etwas armselig!
Schönwetterpilot schrieb: > Für Bastler ist das natürlich schön, aber bei einer modernen > Multilayer-Platine spielt das Pinout keine so große Rolle mehr. Auch das ist Unsinn. Die Jungs bei den IC-Herstellern denken schon SEHR viel nach, wie sie das Pinout gestalten. Oberste Priorität hat dabei wahrscheinlich die Stromversorgung und Signalintegrität,gerade bei schnellen und empfindlichen Signalen. Die "Schönheit" der Pinbelegung und möglichst einfache Leitungsführung stehen da ganz hinten an.
m.n. schrieb: > Wie man sieht, ist das Pinout nicht gottgegeben, Sicher nicht. > da andere µCs jenseits > STM32 durchaus eine layout-freundliche Anordnung hinbekommen. Sicher, es sagt ja auch keiner, daß JEDER IC immer ein sonderlich sinnvolles und angenehmes Pinout hat. Auch dort werden Fehler gemacht oder zumindest merkwürdige Konzepte benutzt.
m.n. schrieb: > Schönwetterpilot schrieb: >> aber bei einer modernen >> Multilayer-Platine spielt das Pinout keine so große Rolle mehr. > > Ich übersetze das so: Bei einer eh schon teuren Multilayer-Platine ist > das Pinout dann auch egal. > Allerdings sehe ich keinen Sinn darin, Verbindungen, die auf dem Chip > sehr kurz geroutet werden könnten, auf der Platine durch lange, > verschlungene Wege zu korrigieren. Aber es passt wohl in die Zeit: Wo > man seinen Pappbecher ausgetrunken hat, läßt man ihn fallen ;-) Ich sehe das nicht so. Die Verbindungen werden dadurch nicht zwangsläufig länger. Schon allein, weil µC-Packages heute so klein sind. Im Übrigen hindert uns ja niemand dran, µCs mit durchdachtem Pinout zu kaufen. Renesas wurde ja schon erwähnt (wobei ich das nicht beurteilen kann), bei Microchip hat man sich auch Gedanken gemacht. Ich wette, bei so vielen ARMs gibt es auch durchdachte Modelle, was das Pinout angeht. Neu ist das Thema sowieso auch nicht gerade, der Hinweis auf die "heutige Zeit" zieht also nicht.
georg schrieb: > Hast du schon mal etwas von Durchkontaktierungen gehört oder gelesen? Auch Durchkontaktierungen brauchen Platz. Am Ende hat man vor lauter Durchkontaktierungen keinen Platz mehr für das ganze Hühnerfutter. Mach mal Platinen die nur so groß sein dürfen wie ein Fingernagel, dann bekommst Du ein völlig neues Verhältnis zum Begriff "kompakt".
Falk B. schrieb: > S. R. schrieb: >> Du scheinst davon auszugehen, dass jeder, der einen Chip auf eine >> Platine löten will, auch eine mehrlagige Platine fertigen lässt. >> Richtig? > > Diese Annahme ist heutzutage richtig, vor allem im professionellen > Umfeld. Falsch. Es gibt sehr wohl "professionelle" Massenware die extrem kostenoptimiert erstellt werden muss. Und an den Lagen wird sehr gern gespart wenn es irgendwie geht und die LP ein signifikanten Anteil an den Materialkosten darstellt.
Das Durcheinander bei den GPIOs ist oekonomischer Natur. STM32e sind billig, da muss eben an der einen oder anderen Ecke gespart werden. Die Ports sind eine solche Stelle, vermutlich betrifft das hauptsaechlich die Entwicklungszeit. Die Entscheidung, saubere Ports oder 2 extra Timer, faellt dann zugunsten der Timer aus. Der Erfolg gibt ihnen recht. Aber: Die Quarze liegen auf der Versorgunsseite schon richtig. Sowohl aus logischer als auch aus funktioneller Sicht. Eine Anordnung auf der anderen Seite waere fuers Routen definitiv schlechter, ausser nat. man laesst die umgebenden Ports ungenutzt...
Mach schrieb: > STM32e sind > billig, da muss eben an der einen oder anderen Ecke gespart werden. Die > Ports sind eine solche Stelle, vermutlich betrifft das hauptsaechlich > die Entwicklungszeit. Glaube ich nicht. Als ST seine ersten 32bit ARM Controller gestaltete, haben sie sich sicher viel Mühe gegeben, sonst wären die alten Modelle von 2007 nicht immer noch im Einsatz. Einen Fehlstart wird wohl jeder Chiphersteller unbedingt verwenden wollen. Bei den nachfolgenden Serien weist ST in diversen Appnotes und Broschüren gerne darauf hin, dass die Pinbelegung weitgehend kompatibel zu älteren Serien ist. Damit haben wir zumindest eine Begründung, warum die Pins neuer Serien ebenso angeordnet sind, wie bei der ersten Serie.
Falk B. schrieb: > Diese Annahme ist heutzutage richtig, > vor allem im professionellen Umfeld. Nö. Zum einen ist eine mehrlagige Platine ein signifikanter Kostenfaktor verglichen mit einer ein- oder doppelseitigen Platine, zum anderen fallen frische Prototypen auch nicht vom Himmel. Ein Rev0-Prototyp sieht signifikant anders aus als das fertige Produkt... Zudem: Entwickler machen selten auf Anhieb alles richtig und Platinen fertigen lassen kostet Zeit. Insbesondere im Firmenumfeld ist (Entwicklungs-)Zeit wichtiger als Geld. Falk B. schrieb: > Das "Elend" der untalentierten Bastler interessiert die > Hersteller nicht die Bohne. "Eure Armut kotzt mich an"? Wenn du mal einen kleinen Blick in Richtung Arduino werfen würdest, dann würdest du feststellen, dass einige Firmen gerade mit großem Aufwand und mäßigem Erfolg ihre Produkte dazu kompatibel machen wollen. Überraschenderweise ist Arduino - was sich gezielt an untalentierte Bastler richtet - erfolgreich und kann zum Geld verdienen genutzt werden.
Schönwetterpilot schrieb: > Für Bastler ist das natürlich schön, aber bei einer modernen > Multilayer-Platine spielt das Pinout keine so große Rolle mehr. Du bist ein Schwätzer. Schau dir mal aktuelle iMX'e von NXP an. Viel Spaß mit deinem einfachen Pinout.
Msd schrieb: > Schönwetterpilot schrieb: >> Für Bastler ist das natürlich schön, aber bei einer modernen >> Multilayer-Platine spielt das Pinout keine so große Rolle mehr. > > Du bist ein Schwätzer. > > Schau dir mal aktuelle iMX'e von NXP an. Viel Spaß mit deinem einfachen > Pinout. Was immer du auch meinst? Ich hatte die Freude mit dem i.MX6 übrigens schon mehrfach ;-)
Schönwetterpilot schrieb: > Ich hatte die Freude mit dem i.MX6 übrigens schon mehrfach ;-) Naja und dann vergleich den mal mit dem 8er. Da ergeben sich signifikante technologische Änderungen allein nur durch das Pinout. Selbst innerhalb der 8er Familien.
Der STM32 ist eigentlich nicht zu schlimm. Ich hatte in vergangenen Jahren in der Arbeit ein paar Projekte mit den 100-pinningen STM32 und zweilagigen Bords. Durch bedachtes Layout lassen sich gute Masse und Vdd Polygon Zuführungen erzielen. Meistens vermeide ich Leitungen unterhalb des Chipkörpers auf der Oberseite und lege ein Vdd Polygon im Viereck der Pins. Damit verbinden sich alle Vdd Pins. Mit Masse ist es unterhalb ähnlich wo Vss mit Polygons verbunden werden. Was wichtig ist, die vorgeschriebenen Vcc Abblock Cs werden dann so kurz wie möglich an die beieinander liegenden Cdd/Vss Pinpaare gelegt. Keine dieser Bords machten irgendwelche Schwierigkeiten und schnelle Signale sehen sauber aus. Durch alternative Portzuweisungen lassen sich manchmal schwierige Situationen etwas entschärfen. Es hilft auch beim HW Design in parallel die zukünftige FW und Pin Belegungen zugleich vor Gesicht zu führen. Mit dieser kombinierten Strategie kann man oft gute Designs destillieren. Sonst mache ich 90% unserer STM32 Bords meistens vierlagig. Nur bei eine kleinen HMI Tablet Computer mit vollem externen Memorybus (Linux) mit SDRAM/FLASH in der Größe eines Smartphones mußte ich wegen der Größe(Kleinheit) mit 8 Lagen arbeiten. Ganz allgemein kann man sagen, daß größere Bords als zweilagige Konstruktionen durchaus machbar sind solange gewisse Forderungen berücksichtigt werden können. Einlagig habe ich es allerdings noch nie probiert. Je kleiner das Design, desto mehr Lagen braucht man in gewissen Situationen. Wenns interessiert: Vor 20 Jahren arbeitete ich an einem Down-Hole Steuer-Computer für die Ölindustrie mit HC11 uC mit 256K externer Memory. Die Hochtemperatur Polyamid Bord war 25.4mm breit und war mit anderen Baugruppen mit einem Subminiatur 50-pinningen Steckverbinder mit 4reihigen 0.5mm Pinabständen mit ähnlichen anderen Baugruppen verbunden. Da ging es ohne 8-lagige Bord nicht mehr. Auf rund 30cm mußten an die 25 viel pinnigen ICs passen. Da ist mit weniger Lagen nichts mehr zu machen. Auch mußte die Schaltung noch bei 125 Grad C funktionieren und mit speziellen Hochtemperatur Lot gelötet werden. Das wurde alles handgebaut weil Reflow in diesem Fall nicht anwendbar war. Das sind dann Anwendungen wo wegen der hohen Density nur viellagige Bords machbar sind.
Msd schrieb: > Schönwetterpilot schrieb: >> Ich hatte die Freude mit dem i.MX6 übrigens schon mehrfach ;-) > > Naja und dann vergleich den mal mit dem 8er. Da ergeben sich > signifikante technologische Änderungen allein nur durch das Pinout. > Selbst innerhalb der 8er Familien. Hab ich noch nicht detailliert getan. Ist es besonders gut oder schlecht gelungen? Das Pitch ist bei einigen (allen?) Derivaten ein 0,65mm-Pitch statt einem 0,8er, darum hat unser ECAD schon mal vorsichtshalbe Bedenken angemeldet. Für mich liegt das Problem in der Zukunft. Unsere Softwareabteilung ist noch nicht i.MX8-ready. Es ist schließlich "total schwierig" weil man einen neuen Kernel braucht, und das ist "so viel Aufwand". Uch, alle paar Jahre die gleiche leidige Diskussion... Eines muss man aber schon sagen: Der i.MX6 / i.MX8 ist keine MCU sondern eine MPU. Was nicht das gleiche ist. And den i.MX6 hätte ich jetzt nicht gedacht ;-)
> Wesshalb werden die Bauteile so produziert? Weshalb wird bei der > Produktion nicht auf sowas geachtet? Weil es andere Kriterien gibt, die wichtiger sind. Vor allem geht es darum, die Zahl der Versorgungspins zu reduzieren, um die Zahl der Signalpins zu erhöhen. Denn mehr Signalpins im gleichen Gehäuse (= gleicher Preis) bedeutet mehr Applikationen und mehr Umsatz. Und wenn man sich das ansieht, ist das aus Chip Sicht durchaus schlüssig. VBat, GND, und der Low Speed Oszillator müssen zusammen bleiben, weil die eine eigene Versorgungseinheit bilden, die auch intern elektrisch separiert sind. Die beiden Oszillatoren lässt man gerne zusammen, weil die möglichst nicht von irgendwelchen Rechtecksignalen der IO gestört werden sollen. Dann hat man diese Dinge schon auf einer Seite. Ansonsten muss man auf jeder Seite eine Versorgungspärchen haben, weil sonst die Entfernungen zu den Pins zu groß werden. Dabei geht es vor allem um EMV, wenn man 2KV ableiten will, machen ein paar Millimeter mehr Abstand viel aus. Und dann darf man ja auch nicht vergessen, dass der gleiche Die möglichst für alle Gehäuse passen soll, wobei man bei den QFP die Anschlüsse nicht kreuzen kann. Gruß Axel
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.