https://tams.informatik.uni-hamburg.de/applets/hades/webdemos/10-gates/00-gates/de-morgan.html Hier wird beschrieben "An AND gate can be replaced by an OR gate with both inverted inputs and outputs. Correspondingly, the OR gate can be replaced with an AND gate with both inverted inputs and outputs. " Führe ich das JAVA-Applet aus, sehe ich, dass das deMorgan-AND bzw. das deMorgan-OR (die jeweils unteren Versionen) sich genauso verhalten wie man dies von einem AND bzw. OR erwartet. Die oben zitierte Aussage des Ersatzes eines OR durch ein deMorgan-AND vice versa kann ich nicht nachvollziehen. Die urpsüngliche Frage ist, warum auf https://www.electronicshub.org/digital-logic-not-gate/ zwischen diesen https://www.electronicshub.org/wp-content/uploads/2015/06/9.jpg Symbolen unterschieden wird. Ein Inverter (Dreieck mit Kreis am Output und DeMorgan-Inverter (Dreieck mit Kreis am input). Was ist der Unterschied zwischen beiden? Verwendet werden diese beiden Typen in der 74181-ALU https://cdn-reichelt.de/documents/datenblatt/A240/74HC147%23STM.pdf Logic-Diagram Seite 2/10
:
Bearbeitet durch User
Mike B. schrieb: > Was ist der Unterschied zwischen beiden? Keiner, der für die logische Funktion relevant ist.
Hoschti schrieb: > Mike B. schrieb: >> Was ist der Unterschied zwischen beiden? > > Keiner, der für die logische Funktion relevant ist. Wieso wird sowas dann mehrfach in die 74181-ALU eingebaut?
Hallo, damit nicht noch ORs "eingebaut" werden müssen. Die kann man ja aus AND und NOT nachbilden. Würde mich nicht wundern, wenn die selbst auch nur aus NAND bestehen. Denn aus NANDs kann man wunderbar ANDs und NOTs bauen und damit auch ORs. 74xx
Mike B. schrieb: > Die oben zitierte Aussage des Ersatzes eines OR durch ein deMorgan-AND > vice versa kann ich nicht nachvollziehen. deMorgan-AND bzw. -OR sind AND bzw. OR mit invers definierten Logiksignalen, d.h. für deMorgan-AND müssen beide Eingänge 0 sein, damit 0 heraus kommt, bzw. für deMorgan-OR kommt 0 raus, sobald einer der Eingänge 0 ist.
74xx schrieb: > Hallo, > > damit nicht noch ORs "eingebaut" werden müssen. Die kann man ja aus AND > und NOT nachbilden. Würde mich nicht wundern, wenn die selbst auch nur > aus NAND bestehen. Denn aus NANDs kann man wunderbar ANDs und NOTs bauen > und damit auch ORs. > > 74xx das beantwortet meine Frage nicht, warum im logic diagramm im verlinkten Datenblatt der 74181 an diversen Eingängen erst ein normaler Inverter und dann sofort ein deMorgan-Inverter hintereinander geschalten werden. Ist das nur sowas wie eine Pegelkorrektur? Also wenn ein High mit 3.9V statt geforderter HIGH=5V bzw. als LOW ein 0.4V statt 0V reinkommen das die beiden Inverter dann die Pegel auf saubere Werte korrigieren?
Mike B. schrieb: > Ist das nur sowas wie eine Pegelkorrektur? Vielleicht ist damit nur die Eingangs- bzw. Ausgangsstufe angedeutet oder die Tatsache, dass ein Delay vorliegt (wie an Pin 1 z.B.). Diese Bilder zeigen nicht unbedingt den genauen Aufbau aber wenn man das durchdenkt (ich habe es nicht getan), könnte man gerade an den Laufzeiten straucheln.
Wolfgang schrieb: > > deMorgan-AND bzw. -OR sind AND bzw. OR mit invers definierten > Logiksignalen, d.h. für deMorgan-AND müssen beide Eingänge 0 sein, damit > 0 heraus kommt, bzw. für deMorgan-OR kommt 0 raus, sobald einer der > Eingänge 0 ist. das ist doch genauso schon in den Logik-Tabellen der normalen AND bzw. OR vorgesehen, oder nicht? > Mike B. schrieb: >> Die oben zitierte Aussage des Ersatzes eines OR durch ein deMorgan-AND >> vice versa kann ich nicht nachvollziehen. Kannst du in https://tams.informatik.uni-hamburg.de/applets/hades/webdemos/10-gates/00-gates/de-morgan.html mit derselben Logiktabelle für das obere AND (Eingänge s und d) und für das deMorgan-OR (Eingänge r und t) dieselben Output-Werte simulieren?
Mike B. schrieb: > das ist doch genauso schon in den Logik-Tabellen der normalen AND bzw. > OR vorgesehen, oder nicht? Nein, bei einem normalen AND in positiver Logik müssen beide Eingänge 1 sein, damit eine 1 raus kommt, bei einem OR kommt eine 1 raus, sobald einer der Eingänge 1 ist. Den Rest regeln die Invertierungsfunktionen vor bzw. hinter dem eigentlichen Logikgatter.
nix kapische wie unterscheiden sich denn die Wahrheitstabellen zwischen AND und deMorgan AND? 0 0 0 1 0 0 0 1 0 1 1 1 bzw. OR und deMorganOR 0 0 0 1 0 1 0 1 1 1 1 1
Beispiel AND mit OR/NOR AND A B Y 0 0 0 1 0 0 0 1 0 1 1 1 AND mit OR-Gate (deMorgan) Eingänge invertieren (A'B'), OR (X) und invertieren (Y) A B A'B' X Y 0 0 1 1 1 0 1 0 0 1 1 0 0 1 1 0 1 0 1 1 0 0 0 1 Wie man sieht sind beide Y-Spalten gleich.
Ich bin verwirrt. Die de Morgan'schen Regeln besagen, dass man AND und OR ineinander überführen kann, indem man die Ein- und Ausgänge negiert. Mehr nicht. Ob ich bei einem Inverter nun den Eingang oder den Ausgang invertiere, ist egal. Hauptsache, ich invertiere nicht beides, denn sonst ist es kein Inverter mehr. Wenn in einer Schemazeichnung beides auftaucht, dann ist das vielleicht ein kleiner Hinweis auf die interne Implementierung, aber ansonsten auch egal. Es gibt keine "deMorgan-Gatter". Nur AND-Gatter, die man aus einem OR-Gatter und Invertern baut. Oder umgekehrt. Wo ist jetzt das Problem?
S. R. schrieb: > Ob ich bei einem Inverter nun den Eingang oder den Ausgang invertiere, > ist egal. Hauptsache, ich invertiere nicht beides, denn sonst ist es > kein Inverter mehr. > Wo ist jetzt das Problem? Kein Problem, nur die frage, warum im Datenblatt des 74181 an mehreren Eingängen eben genau jene Bauteilreihenfolge Inverter mit Kreis am Ausgang gefolgt von Inverter mit Kreis am Eingang vorgesehen ist. Helmut S. schrieb: > Beispiel AND mit OR/NOR > > AND > > A B Y > 0 0 0 > 1 0 0 > 0 1 0 > 1 1 1 > > AND mit OR-Gate (deMorgan) > Eingänge invertieren (A'B'), OR (X) und invertieren (Y) > > A B A'B' X Y > 0 0 1 1 1 0 > 1 0 0 1 1 0 > 0 1 1 0 1 0 > 1 1 0 0 0 1 > > Wie man sieht sind beide Y-Spalten gleich. Danke, kapiert. (lange Leitung und so...)
Mike B. schrieb: > Kein Problem, nur die frage, warum im Datenblatt des 74181 > an mehreren Eingängen eben genau jene Bauteilreihenfolge > Inverter mit Kreis am Ausgang gefolgt von Inverter mit Kreis > am Eingang vorgesehen ist. Frag den Datenblattautor. Wahrscheinlich wollte er andeuten, dass da zwei Gatterlaufzeiten dazwischen liegen. Die unterschiedlichen Inverter könnten am internen Aufbau liegen (dein 74181 wird sicherlich kein CMOS-Baustein sein, ist also nicht symmetrisch bezüglich der Signalpegel - daher gibt es einen Unterschied). Relevant ist das für dich wahrscheinlich nicht. Das sind jetzt nicht gerade die modernsten Chips.
S. R. schrieb: > Frag den Datenblattautor. Wahrscheinlich wollte er andeuten, dass da > zwei Gatterlaufzeiten dazwischen liegen. Die unterschiedlichen Inverter > könnten am internen Aufbau liegen (dein 74181 wird sicherlich kein > CMOS-Baustein sein, ist also nicht symmetrisch bezüglich der Signalpegel > - daher gibt es einen Unterschied). Relevant ist das für dich > wahrscheinlich nicht. sry, ich hab das falsche Datenblatt im Blick gehabt Verlinkt ist das vom M74HC147, ist ein 10zu4_Decoder wo das gebaut ist wie ich es beschrieben hab. Aber die Darstellung ist rein bautechnischer und nicht logik-technischer Natur. Dann ist i.O. Ich danke vielmals für die Erklärungen.
S. R. schrieb: > ... (dein 74181 wird sicherlich kein CMOS-Baustein sein, ist also > nicht symmetrisch bezüglich der Signalpegel - daher gibt es einen > Unterschied). Relevant ist das für dich wahrscheinlich nicht. Warum soll das kein CMOS-Baustein sein, wenn in der ersten Zeile der Beschreibung steht "The M54/74HC147 is a high speed CMOS ..." und die Typenbezeichnung auf die 74HC-Serie hin deutet?
Wolfgang schrieb: > Warum soll das kein CMOS-Baustein sein, wenn in der ersten Zeile der > Beschreibung steht "The M54/74HC147 is a high speed CMOS ..." und die > Typenbezeichnung auf die 74HC-Serie hin deutet? Ich bezog mich auf den Post, in dem Mike den 74181 erwähnte. Der wurde m.W. nie in CMOS-Technik gefertigt. Im Gegensatz zum 74HC147, der das CMOS im Namen trägt.
S. R. schrieb: > Ich bezog mich auf den Post, in dem Mike den 74181 erwähnte. Der wurde > m.W. nie in CMOS-Technik gefertigt. > > Im Gegensatz zum 74HC147, der das CMOS im Namen trägt. das ist korrekt, ich hatte mich in Gedanken an den 74181, welchen ich mir parallel zu Gemüte führe, im Datenblatt geirrt und den 74147 verlinkt. 74181 ALU ausschliesslich TTL 74147 10zu4 Decoder, Varianten mindestens als TTL, LS und HC
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.