Hallo Als gestern Platinen für einen Transverter ankamen, wurde auch gleich ein mittelgroßer Schock geliefert, ich habe einen fetten Kurzschluss zwichen GND und der PWR Lage (5V) Mein Stackup ist: Signal (HF) GND PWR (5V) Signal Da ich eh 5 Platinen habe, habe ich allerlei probiert, VIAS aufbohren, half nicht, Platine mit einer Autobatterie "braten"- geht auch nicht, da ich keine Pads habe die so viel Strom aushalten. Nun habe ich alle Verbindung von der 5V Lage zu den ICs aufgetrennt (sind nicht so viele) aber der Kurzschluss ist noch immer da. Ich würde mich sehr freuen wenn einige von euch einen Blck auf die gerber Dateien werfen könnten, vlt. hat ja einer den (offensichtlichen?) Fehler sofort im Auge? Sollte jemand den Fehler finden, geht sich sicher ein Kasten Bier+Döner/Leberkäsesemmel aus:) LG
Sind die Platinen bestückt? Von dir? Hatte mal einen Elko falsch Rum eingelotet und Recht lange gesucht, bis ich die Ursache für meinen Kurzschluss fand. Erst eine Wärmebildkamera hat mir dann den entscheidenden Hinweis darauf gegeben.
Nein, ich habe sie vorher getestet, gut so, sonst wäre es echt ätzend. LG
Angehängte Dateien:
Also ich kenn mich nicht so aus, aber wenn ich GND und PWR im Gerber Viewer öffne und übereinanderlege bekomme ich an etlichen Stellen "Vias" (D14), die außenrum keinen Abstand haben. Könnte das da dann verbunden sein ? (Gerber viewer von KiCad)
:
Bearbeitet durch User
Was ist das? EDIT: Hast du dein Layout überprüft?
:
Bearbeitet durch User
Richard B. schrieb: > Was ist das? Ein Mischer Ic, ist zugegeben recht hässlich, darf aber so sein. LG
Ich hab mal eine rausgegriffen, gibt aber noch ein paar mehr. Vorausgesetzt ich hab Gerbview richtig eingestellt. Ist schon eine Weile her, das ich das zuletzt gebraucht hab.
Arno K. schrieb: > Sollte jemand den Fehler finden, geht sich sicher ein Kasten > Bier+Döner/Leberkäsesemmel aus:) In deinem Fall helfen nur die 'AMPERs' - richtig gelesen ! Wenn du mehrere Platinen vom Fertiger bekommen hast dann must du halt eine opfern. An 2 gut zugänglichen Lagen fette Kabel dranhalten un die wiederum an ein fettes Netzteil (~20A) anschliesen. Dann langsam aufdrehen und mit dem Zeigefinger die wärmste stelle suchen. (Zeigefinger von Damen sind da mindestens um 10dB empfindlicher ;-) Ersatzweise (die bessere Lösung) mit einer Wärmebildkamera nach dem 'Hotspot' ausschau halten. Uns hat dieses Verfahren mal den Allerwertesten gerettet !
Arno K. schrieb: > Da ich eh 5 Platinen habe, habe ich allerlei probiert, VIAS aufbohren, > half nicht, Platine mit einer Autobatterie "braten"- geht auch nicht, da > ich keine Pads habe die so viel Strom aushalten. Wie wäre es mit Widerstandsmessung, um die Position des Kurzschlusses zu ermitteln? Vierleiteranschluss ist natürlich Pflicht dabei.
hauspapa schrieb: > Auf Power natürlich auch. > > viel Erfolg > hauspapa Also DAS erklärt einiges, hehe Wie konnte das nur passieren? Ich habe die Vias doch normal gesetzt und dann das Netz geändert. Ist mein erstes größeres Projekt mit Kicad, davor habe ich nur Target benutzt. LG und Danke für die zahlreichen Antworten, noch dazu alle hilfreich
il Conte schrieb: > An 2 gut zugänglichen Lagen fette Kabel dranhalten un die > wiederum an ein fettes Netzteil (~20A) anschliesen. Wie gesagt, diese Zugänge habe ich nicht, werde ich beim nächsten mal einbauen, gleich jeweils 3,5mm Pads für fette Kabel. LG
Angehängte Dateien:
-
KS_all.PNG
18 KB
ohne Garantie auf Vollständigkeit mal folgende prüfen: Flächen muss man nach manchen Aktionen neu berechnen lassen.
hauspapa schrieb: > Flächen muss man nach manchen Aktionen neu berechnen lassen. gut, das kann man kaum wissen. Ich habe mir die gerbers zwar angesehen, aber überhaupt nicht auf so etwas geachtet, das ist mir noch nie passiert. Ich habe mit vielem gerechnet, damit aber nicht. LG
Wenn der Anwender den Designrulecheck sauber eingerichtet hat und auch benutzt sollte das eigentlich nicht passieren. Nicht alles wird vom Onlinecheck geprüft, darum vor dem Export unbedingt nochmal händisch starten. SOLLTE weil Programmfehler natürlich auch auftreten können, ein seliges Protel99 war im Gerber Export berüchtigt und hat mir selbst 2 Designs verhauen hat. Ein mal hats der Fertiger noch gemerkt. viel Erfolg hauspapa
hauspapa schrieb: > Wenn der Anwender den Designrulecheck sauber eingerichtet hat und auch > benutzt sollte das eigentlich nicht passieren. Jaja Chef, wird beim nächsten mal erledigt, mit solchen Fehlern habe ich einfach nicht gerechnet. Ich werde die Vias mal aufbohren und dann weitersehen. LG
Wenn ich noch darf: Bekommst du die Schirmbecher gelötet wenn sie so dicht beieinander stehen? Impedanzkontrolle ist bei deinen Frequenzen hoffentlich noch nicht nötig. Genau weisst das nur du.
Wenn du VIAs händisch setzt mußt du immer als letztes einen DRC laufen lassen, und die gefüllten Fläschen neu füllen lassen, sonst machst du einfach ein VIA durch alles durch, aber keinen Abstand in den Flächen die nicht zum Netz gehören.
Thomas W. schrieb: > Wenn du VIAs händisch setzt mußt du immer als letztes einen DRC > laufen > lassen, und die gefüllten Fläschen neu füllen lassen, sonst machst du > einfach ein VIA durch alles durch, aber keinen Abstand in den Flächen > die nicht zum Netz gehören. Auch nicht wenn, man Eigenschaften->Netz-> GND nimmt? Das ist sehr komisch. Die Kurzschlüsse sind trotz aufbohren unverändert, irgendwo ist wohl noch so ein Knilch. Könnte es funktionieren die PWR Lage als zweite GND Lage "abzuschreiben" und die 5V Verbindungen zu fädeln? LG
Die Eigenschaft wirkt auf das VIA, aber damit werden die gefüllten Flächen nicht automatisch aktualisiert. P.S. Ich zähle etwa 12 problematische VIAs
:
Bearbeitet durch User
Thomas W. schrieb: > P.S. Ich zähle etwa 12 problematische VIAs und ich hbae 13 aufgbebohrt, was solls. LG
Arno K. schrieb: > Könnte es funktionieren die PWR Lage als zweite GND Lage "abzuschreiben" > und die 5V Verbindungen zu fädeln? Elektrisch währe das evtl. möglich, in den meisten Fällen gehst Du wohl zu Abblockkondensatoren. Einfacher wird das aber auch nicht. Du musst dafür alle gewollten 5V Verbindungen trennen. Nimm doch erstmal eine Kopie deiner Bestelldaten und schau was der DRC an Fehlern ausspuckt. Evtl. ist noch etwas bisher unentdeckt geblieben.
hauspapa schrieb: > Arno K. schrieb: >> Könnte es funktionieren die PWR Lage als zweite GND Lage "abzuschreiben" >> und die 5V Verbindungen zu fädeln? > > Elektrisch währe das evtl. möglich, in den meisten Fällen gehst Du wohl > zu Abblockkondensatoren. Einfacher wird das aber auch nicht. Du musst > dafür alle gewollten 5V Verbindungen trennen. > > Nimm doch erstmal eine Kopie deiner Bestelldaten und schau was der DRC > an Fehlern ausspuckt. Evtl. ist noch etwas bisher unentdeckt geblieben. Hallo, das ist schon eine Kopie. LG
Eine Möglichkeit ist noch Einspeisen und Spannungsabfall messen. (die Stelle im Bild eignet sich dafür schon ganz gut, immerhin 8 Vias je Lage parallel) Je weniger Spannung zwischen den Lagen desto näher an der Fehlstelle. Wo es Spannungsabfall auf einer Lage gibt fliesst auch Strom lang. Multimeter im mV Bereich und ein paar Ampere brauchst du aber schon bei deinen grossen Flächen. viel Erfolg hauspapa
hauspapa schrieb: > Eine Möglichkeit ist noch Einspeisen und Spannungsabfall messen. > (die Stelle im Bild eignet sich dafür schon ganz gut, immerhin 8 Vias je > Lage parallel) > ... > Je weniger Spannung zwischen den Lagen desto näher an der Fehlstelle. Das meinte ich mit "Widerstandsmessung". Und nicht vergessen, für Stromeinspeisung und Spannungsmessung separate Kontaktierungen zu verwenden.
Tja, schade Hilft wohl alles nichts, trotz aufbohren dierser Vias keine Chance, der Kurzschluss bleibt wohl. Jetzt Bestücken und dutzende Fädeldrähte einsetzen ist wohl auch eher eine Beschäftigungstherapie. Die ICs die darauf kommen sind einfach zu teuer als das ich eine gesamte Platine damit bestücken wollen würde. Ich hatte eher die Hoffnung, das "eine" oder eine andere kleine Summe an "bösen" Vias zu finden, dem ist aber anscheinend nicht so, schade. Sehr ärgerlich, immerhin wirft mich das 10 Tage zurück, kosten tut es natürlich auch. trotzdem danke an alle Helfer LG
Hast du mehrere Platinen und würdest eine verschicken? Abgeschrieben sind sie ja eh. Zeitdruck? Für welche Frequenzen muss das Design taugen?
Ich hab auch alles hier was man braucht, falls du es probieren willst. Mikroohmmeter, Wärmebildkamera, Bohrer ?
Hallo, ich habe nicht alles durchgelesen. Aber eine Frage hätte ich: Kamen die Platinen in einem Nutzen? Musstest du sie fräßen oder ritzen? Falls ja, dann könntest du da einen Kurzschluss verursacht haben, wenn du nicht entlang der Kante abgetrennt hast sondern dort, wo die 4 Lagen sind.
Teddy schrieb: > Hallo, > ich habe nicht alles durchgelesen. > Aber eine Frage hätte ich: > > Kamen die Platinen in einem Nutzen? Musstest du sie fräßen oder ritzen? > Falls ja, dann könntest du da einen Kurzschluss verursacht haben, wenn > du nicht entlang der Kante abgetrennt hast sondern dort, wo die 4 Lagen > sind. Nein, habe die Ecken aber trotzdem schon abgeschmiergelt. LG
Warum sucht Du im Gerber? Werf Kicad an, mach einen DRC und fertig.
Angehängte Dateien:
-
platine.png
47 KB
Ich habe nur kurz in die Gerber-Files geschaut: Bei der SMA/SMB/SMC-Buchse ganz links sind die Masse-Pads nirgendwo angeschlossen (siehe Bild). Soll das so? Auch fällt auf, dass die Masseinseln auf der Top-Lage nur recht wenige Verbindungen zur GND-Lage haben. Da das offensichtlich eine HF-Platine ist, wäre das ungewöhnlich. Vielleicht sollte man da etwas mehr Via-Stitching betreiben.
Mario H. schrieb: > Ich habe nur kurz in die Gerber-Files geschaut: > > Bei der SMA/SMB/SMC-Buchse ganz links sind die Masse-Pads nirgendwo > angeschlossen (siehe Bild). Soll das so? > > Auch fällt auf, dass die Masseinseln auf der Top-Lage nur recht wenige > Verbindungen zur GND-Lage haben. Da das offensichtlich eine HF-Platine > ist, wäre das ungewöhnlich. Vielleicht sollte man da etwas mehr > Via-Stitching betreiben. Hallo Ja, das ist mir schon aufgefallen, danke trotzdem. Du bist übrigens der, der mich mit seinen wahnsinns-Projekten zu diesem "Haufen Elektromüll" angestiftet hat. Ist bis jetzt ein lustiger Haufen gewesen, bis jetzt. LG
Arno K. schrieb: > Du bist übrigens der, der mich mit seinen wahnsinns-Projekten zu diesem > "Haufen Elektromüll" angestiftet hat. Ich weise jede Schuld von mir. ;-) > Ist bis jetzt ein lustiger Haufen gewesen, bis jetzt. Na ja, der Schaden hält sich doch in Grenzen. Vom Chinamann kann die Platine ja nicht so teuer gewesen sein. Passiert halt mal.
Michael K. schrieb: > Warum sucht Du im Gerber? > Werf Kicad an, mach einen DRC und fertig. Achtung: Ein DRC in kicad (zumindest in meiner 4.07) berechnet die Polygone neu und behebt damit (wahrscheinlich) die Fehler. Merke: Immer als letzte Aktion vor dem Gerber-Export einen DRC machen, Fehler beheben, noch einen DRC machen. Bis nur noch "Fehler" vorhanden sind, die gewollt sind. MfG, Arno
Angehängte Dateien:
-
Boese_VIAs.png
29 KB
Arno K. schrieb: > ein mittelgroßer Schock geliefert, ich habe einen fetten Kurzschluss > zwichen GND und der PWR Lage (5V) uups! > Da ich eh 5 Platinen habe, habe ich allerlei probiert, VIAS aufbohren, > half nicht, Platine mit einer Autobatterie "braten"- geht auch nicht, da > ich keine Pads habe die so viel Strom aushalten. So geht's. https://www.mikrocontroller.net/articles/Fehlersuche#Kurzschl.C3.BCsse_finden Been there, done that. > Sollte jemand den Fehler finden, geht sich sicher ein Kasten > Bier+Döner/Leberkäsesemmel aus:) Man kann die VIAs schon aufbohren, man muss aber auch aller erwischen. Ich zähle 10, siehe Anhang, mit grünem Kringel.
Hallo Nachdem ich den Kurzschluss trotz eurer tatkräftigen Hilfe nicht weg bekomen habe, beschloss ich die Platine trotzdem teilweise zu bestücken, das meiste hat sogar ganz gut funktioniert. Jedenfalls habe ich das Design jetzt angepasst und eine neue Leiterplatte erstellt. Diesmal natürlich mit DRC und genauerem Hinsehen. Trotzem wäre es fein, wenn noch einmal jemand drüberschauen könnte, ein erneuerter Kurzschluss wäre nämlich überaus ärgerlich. Diesmal auch mit mehreren Vias nach GND, via stitching kann Kicad leider nicht. LG
Die Wärmebildkamera des armen Mannes heißt übrigens "Kältespray". Da, wo es als erstes taut, ist es warm.
Walter T. schrieb: > Die Wärmebildkamera des armen Mannes heißt übrigens "Kältespray". > Da, wo > es als erstes taut, ist es warm. genau, habe ich bei der ersten Platine auch so gemacht, ginger eher mäh. Jetzt gehts es aber darum das Design Fehlerfrei herstelen zu lassen, so braucht es erst gar kein Kältespray. hi LG
Arno K. schrieb: > Ich würde mich sehr freuen wenn einige von euch einen Blck auf die > gerber Dateien werfen könnten, vlt. hat ja einer den (offensichtlichen?) > Fehler sofort im Auge? Lade mal deine Boardfiles hoch und nicht Gerber! In KiCAD (oder Eagle) kann man Leiterbahnen besser verfolgen!
Arno K. schrieb: > Hallo > Nachdem ich den Kurzschluss trotz eurer tatkräftigen Hilfe nicht weg > bekomen habe, Hast du meine Bilder angeschaut und versucht, alle dort dargestellten VIAs aufzubohren? Beitrag "Re: 4 Lagen Leiterplatte Kurzschluss"
Angehängte Dateien:
-
shorts.png
35 KB
Ich habe jetzt auf die schnelle kein Posting mit der Lösung gesehen, deshalb habe ich hier mal die Kurzschlüsse der alten Version markiert. Mit EAGLE wäre das nicht passiert :-) edit: Ach, jetzt gesehen. Falk war schneller.
:
Bearbeitet durch User
Stefan P. schrieb: > Ich habe jetzt auf die schnelle kein Posting mit der Lösung gesehen, > deshalb habe ich hier mal die Kurzschlüsse der alten Version markiert. > Mit EAGLE wäre das nicht passiert :-) Die drei VIAs oben links sind keine Kurzschlüsse. Den Rest hab ich auch gefunden.
Stefan P. schrieb: > Mit EAGLE wäre das nicht passiert :-) muhahah Aber ich hätte wahrscheinlich schon einige hundert Euro Abogebühr bezahlt. Falk B. schrieb: > Hast du meine Bilder angeschaut und versucht, alle dort dargestellten > VIAs aufzubohren? ja, natürlich, alles andere wäre schon irgendwie unhöflich:) Enweder ich habe nicht alles erwischt oder es gibt noch irgendwo einen Kurzen. Das soll uns jetzt aber nicht weiter stören, ich habe das Design jetzt sowieso etwas verändert. Ich möchte nur das ganze nicht nochmal haben. LG
Arno K. schrieb: > Enweder ich habe nicht alles erwischt oder es gibt noch irgendwo einen > Kurzen. Wenn du sportliches oder "wissenschaftliches" Interesse am Finden des Fehlers hast, kannst du mir ja eine der Platten schicken, ich hab Hochstromnetzteile und Wärmebildkamera ;-)
Falk B. schrieb: > Arno K. schrieb: >> Enweder ich habe nicht alles erwischt oder es gibt noch irgendwo einen >> Kurzen. > > Wenn du sportliches oder "wissenschaftliches" Interesse am Finden des > Fehlers hast, kannst du mir ja eine der Platten schicken, ich hab > Hochstromnetzteile und Wärmebildkamera ;-) > Sehr nett, allerdings ist es jetzt sowieso ein neues Design, dh. überfällig. Ich wäre zufrieden wenn mir jemand Rückmeldung zu meinem jetzigem Board geben könnte. LG
Arno K. schrieb: > Ich wäre zufrieden wenn mir jemand Rückmeldung zu meinem jetzigem Board > geben könnte. Deine Gerberdaten sehen OK aus, ich sehe keine Kurzschlüsse zwischen GND und 5V Lage.
Angehängte Dateien:
-
Via_zu_nah_an_Leiting.JPG
120 KB
Da sind viele Vias zu nahe an anderen Netzen(Leitungen). Siehe screenshot. Mach mal einen DRC. Das Ergebnis sieht furchtbar aus. Jede Menge "via to closse to track" und "via to close to pad".
:
Bearbeitet durch User
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.