Ich stehe vor dem Problem, dass ich mehrere Gatesignale für eine MOSFET Vollbrücke über eine weitere Distanz durch ein nicht ganz störungsarmes Gebiet übertragen muss. Ich frage mich nun, was für ein Signalstandard dafür am besten geeignet wäre. Die Signale werden in einem FPGA erzeugt welches auf einem Steuer-PCB sitzt. Von dort sollen sie über ein Flachbandkabel (1-2 m) zum Leistungsteil gehen. Die Potentialtrennung übernimmt ein Digitalisolator auf dem Power PCB. Ursprünglich dachte ich LVDS wäre ein geeigneter Signalstandard, wobei ich aus dem FPGA single-ended auf einen LVDS Transceiver gegangen wäre. Auf dem Power-PCB hätte ich dann aus LVDS wieder ein single-ended Signal gemacht und wäre damit auf den isolierten Gatetreiber gegangen. Das grosse Problem welches ich dabei habe: eigentlich alle LVDS-Empfänger die ich gefunden habe haben ein "Fail-Safe" Feature. Dies bedeutet: sind die LVDS-Signale undefiniert (beide HIGH, beide LOW, kein Sender angeschlossen,...) geht der Ausgang des Empfängers auf HIGH und schaltet den entsprechenden MOSFET dauerhaft ein. Damit führen simple Fehler (Wackelkontakt im Stecker/Kabel, Kurzschlüsse gegen Ground, Aux-Spannungsversorgung des FPGA fällt aus) unmittelbar zur Zerstörung der Brücke. Die Signale einfach invertiert zu übertragen scheint mir auch eher gefährlich zu sein, da im Falle eines Ausfalls der Auxiliary Spannung die Eingänge alle auf LOW gehen und damit wieder die Brücke eingeschaltet wird. Aus diesem Grund scheint mir LVDS nicht wirklich die richtige Wahl zu sein. Wie macht man sowas denn richtig? Ich bin vermutlich nicht der erste mit diesem Problem, wie löst man die Sache denn mit Hand und Fuss? Und wozu ist dieses "Fail-Safe" Feature gut? Ausgang HIGH bei undefiniertem Zustand am Eingang ist zumindest bei einem Gatesignal so ziehmlich das ungünstigste was man sich wünschen kann.
Wie bei HGÜ converter mit LWL angesteuerte Treiber am Mosfet.
Ich würde sagen, dass zur Beantwortung dieser Frage einige Informationen über das Signal und die Anforderungen an das Signal notwendig sind.
Dieter schrieb: > Wie bei HGÜ converter mit LWL angesteuerte Treiber am Mosfet. Das vergass ich zu erwähnen: die Lösung mit LWL kenne ich natürlich, ich wäre aber an etwas elektrischem interessiert (hauptsächlich aus Kostengründen). Stefanus F. schrieb: > Ich würde sagen, dass zur Beantwortung dieser Frage einige Informationen > über das Signal und die Anforderungen an das Signal notwendig sind. Aus dem FPGA kommt ein 3.3 V Logiksignal (LVCMOS). Die Empfängerseite möchte das gleiche haben. Taktfrequenz wäre im Bereich um 500 kHz, wobei der kürzeste Puls nur 100 ns breit ist. Eine Pulsewidth-Distorion von weniger als 10 ns und ein Propagation Delay von weniger als 50 ns wäre wünschenswert. Es geht mir jedoch nicht unbedingt um diesen konkreten Fall, sondern vor allem um den "State-of-the-art". Ich hätte erwartet, dass es irgendeine Art von Standardlösung gibt, da ich nicht denke dass ich der erste mit dem Problem bin.
Oha, bei den Anforderungen bist du in einem Bereich, von dem ich leider überhaupt keine Ahnung habe.
Einsteins Relativitätstheorie schrieb: > Das vergass ich zu erwähnen: die Lösung mit LWL kenne ich natürlich, ich > wäre aber an etwas elektrischem interessiert (hauptsächlich aus > Kostengründen). Es gib Kunststoff-LWLs, aka POF, die sind preiswert, auch die Sender und Empfänger. LVDS klingt erstmal nach einem brauchbaren Ansatz, wenn man diese Fail Safe Geschichte in den Griff bekommt. Alles in allem braucht man einen Standard mit sehr guter Gleichtaktunterdrückung, was für ein differentielles Signal spricht. Schnelle RS485 Tranveiber könnten auch gehen, wenn gleich die 10ns Pulse width distortion da schon eng werden. Man kann auch über Koaxkabel nachdenken.
Einsteins Relativitätstheorie schrieb: > Von dort sollen sie über ein > Flachbandkabel (1-2 m) zum Leistungsteil gehen. > Eine Pulsewidth-Distorion von > weniger als 10 ns und ein Propagation Delay von weniger als 50 ns wäre > wünschenswert. Wenn Du diese Anforderungen kombinierst, mußt Du Dich auch um mögliche Reflexionen im Kabel kümmern. Somit benötigst Du einen sauberen HF-Aufbau. Das heißt: Ausgangsimpedanz Sender = Wellenwiderstand Kabel = Eingangsimpedanz Empfänger.
drölf schrieb: > Einsteins Relativitätstheorie schrieb: >> Von dort sollen sie über ein >> Flachbandkabel (1-2 m) zum Leistungsteil gehen. > >> Eine Pulsewidth-Distorion von >> weniger als 10 ns und ein Propagation Delay von weniger als 50 ns wäre >> wünschenswert. > > Wenn Du diese Anforderungen kombinierst, mußt Du Dich auch um mögliche > Reflexionen im Kabel kümmern. Somit benötigst Du einen sauberen > HF-Aufbau. Das heißt: Ausgangsimpedanz Sender = Wellenwiderstand Kabel = > Eingangsimpedanz Empfänger. Was du nicht sagst! Bei der Kombination von LVDS und 2m Kabellänge ist das ja wohl selbstredend! Denn selbst sie allerlangsamsten LVDS-Tranceiver schalten mal sicher nicht langsamer als vielleicht 2-3ns Anstiegszeit.
Falk B. schrieb: > Denn selbst sie allerlangsamsten > LVDS-Tranceiver schalten mal sicher nicht langsamer als vielleicht 2-3ns > Anstiegszeit. Was hat die Anstiegszeit mit dem Problem der Reflexionen zu tun?
drölf schrieb: > Falk B. schrieb: >> Denn selbst sie allerlangsamsten >> LVDS-Tranceiver schalten mal sicher nicht langsamer als vielleicht 2-3ns >> Anstiegszeit. > > Was hat die Anstiegszeit mit dem Problem der Reflexionen zu tun? Tja, was wohl? Siehe Wellenwiderstand.
drölf schrieb: > Was hat die Anstiegszeit mit dem Problem der Reflexionen zu tun? In den Signalflanken stecken die ganzen Oberwellen und letztendlich auch die Reflektionen. Und bei schlechter Masseführung verursachen die Signalflanken entgegengesetzte "Klingeln" auf den Masseleitungen.
Der Troll hat uns bisher leider nicht erlaeutert was der Furz soll.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.